存儲器相關(guān)習(xí)題

1、預(yù)覽： 計算機(jī)組成原理 習(xí)題與解析 第四章 存儲器系統(tǒng) 邵桂芳 4.2 半導(dǎo)體存儲器 4.2.1 填空題 1. 計算機(jī)中的存儲器是用來存放 _ _ 的, 隨機(jī)訪問存儲器的訪問速度與_ _無關(guān)。 答案 :程序和數(shù)據(jù) 存儲位置 2. 對存儲器的訪問包括 和 兩類。 答案 :讀 寫 3. 計算機(jī)系統(tǒng)中的存儲器分為_ _和 _ 。在 CPU 執(zhí)行程序時 ,必須將指 令存 在 中。 答案 :內(nèi)存 外存 內(nèi)存 4. 主存儲器的性能指標(biāo)主要是、存儲周期和存儲器帶寬。 答案 :存儲容量 存取時間 5. 存儲器中用來區(qū)分不同的存儲單元 , 1GB= KB 。 答案 :地址 1024X1024( 或 220) 6

2、. 半導(dǎo)體存儲器分為、只讀存儲器(ROM)和相聯(lián)存儲器等。 答案 :靜態(tài)存儲器 (SRAM) 動態(tài)存儲器 (DRAM) 7. RAM 的訪問時間與存儲單元的物理位置，任何存儲單元的內(nèi)容都能被 答案 :無關(guān) 隨機(jī)訪問 8. 存儲揣芯片由、地址譯碼和控制電路等組成。 答案 :存儲體 讀寫電路 9. 地址譯碼分為方式和方式。 答案 :單譯碼 雙譯碼 10. 雙譯碼方式采用個地址譯碼器，分別產(chǎn)生和信號。 答案 :兩 行選通 列選通 11. 若RAM芯片內(nèi)有1024個單元,用單譯碼方式，地址譯碼器將有條輸岀線；用雙譯 碼 方式,地址譯碼器有條輸岀線。 答案: 1024 64 12. 靜態(tài)存儲單元是由晶體

3、管構(gòu)成的 , 保證記憶單元始終處于穩(wěn)定狀態(tài) , 存儲的信息不 需 要。 答案 :雙穩(wěn)態(tài)電路 刷新 (或恢復(fù) ) 13. 存儲器芯片并聯(lián)的目的是為了，串聯(lián)的目的是為了。 答案 :位擴(kuò)展 字節(jié)單元擴(kuò)展 14. 計算機(jī)的主存容量與有關(guān) ，其容量為。 答案:計算機(jī)地址總線的根數(shù) 2地址線數(shù) 15. 要組成容量為 4MX8 位的存儲器 , 需要片 4MXl 位的存儲器芯片并聯(lián) , 或者需要 片 1MX3 的存儲器芯片串聯(lián)。 答案 : 8 4 16. 內(nèi)存儲器容量為 256K 時,若首地址為 00000H , 那么末地址的十六進(jìn)制表示是 答案 :3FFFFH 17. 主存儲器一般采用存儲器件，它與外存比較

4、存取速度、成本。 答案 :半導(dǎo)體 快 高 18. 三級存儲器系統(tǒng)是指 這三級 : 答案:高緩、內(nèi)存、外存 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng) 邵桂芳 19. 表示存儲器容量時KB=_ MB=_;表示硬盤容量時，KB=,MB=。 答案: 1024字節(jié)t024x1024(或220)字節(jié)103字節(jié)106字節(jié) 20. 只讀存儲器 ROM 可分為、和四種。 答案: ROM PROM EPROM E 2PROM 21. SRAM 是；DRAM 是；ROM 是；EPROM 是。 答案:靜態(tài)存儲器動態(tài)存儲器只讀存儲器可改寫只瀆存儲器 22. 半導(dǎo)體SRAM靠存儲信息，半導(dǎo)體DRAM則是靠存

5、儲信息。 答案:觸發(fā)器 柵極電容 23. 廣泛使用的和都是半導(dǎo)體存儲器。前者的速度比后者快，但不如后者高，它們 的共同缺點是斷電后保存信息。 答案:SRAM DRAM 隨機(jī)讀寫 集成度不能 24. CPU 是按 訪問存儲器中的數(shù)據(jù)。 答案:地址 24. EPROM 屬于的可編程ROM ,擦除時一般使用，寫入時使用高壓脈沖。 答案:可多次擦寫紫外線照射 25. 對存儲器的要求是，。為了解決這三個方面的矛盾，計算機(jī)采用多級存儲器體系 結(jié)構(gòu)。 答案:容量大速度快成本低 26. 動態(tài)MOS型半導(dǎo)體存儲單元是由一個和一個構(gòu)成的。 答案:晶體管 電容器 27. 動態(tài)半導(dǎo)體存儲器的刷新一般有、和三種方式。

6、答案:集中式分散式異步式 28. 動態(tài)存儲單元以電荷的形式將信息存儲在電容上，由于電路中存在，因此，需要不斷 地進(jìn)行。 答案:泄漏電流 刷新 29. 動態(tài)RAM控制器由和兩部分組成。 答案:刷新控制電路 訪存裁決電路 4.2.2選擇題 1. 計算機(jī)的存儲器系統(tǒng)是指 。 A . RAM B . ROM C主存儲器 D . cache ,主存儲器和外存儲器 答案:D 2. 存儲器是計算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來 。 A .存放數(shù)據(jù) B .存放程序 C .存放數(shù)據(jù)和程序 D .存放微程序 答案:C 3. 內(nèi)存若為16兆(MB ),則表示其容量為 KB。 A. 16 B.16384 C.1024 D

7、.16000 答案:B 4. 下列說法正確的是 。 A .半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶 B .半導(dǎo)體RAM屬揮發(fā)性存儲器，而靜態(tài)的 RAM存儲信息是非揮發(fā)性的 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng) 邵桂芳 C .靜態(tài)RAM、動態(tài) RAM都屬揮發(fā)性存儲器，斷電后存儲的信息將消失 D . ROM 不用刷新，且集成度比動態(tài) RAM高，斷電后存儲的信息將消失 答案:C 5. 可編程的只讀存儲器 。 A .不一定可以改寫B(tài) . 一定可以改寫 C . 一定不可以改寫 D .以上都不對 答案:A 6. 組成2MX8bit的內(nèi)存，可以使用 。 A . 1MX8bit 進(jìn)行并

8、聯(lián) B . 1MX4bit 進(jìn)行串聯(lián) C . 2MX4bit 進(jìn)行并聯(lián) D . 2MX4bit 進(jìn)行串聯(lián) 答案:C 7. 若RAM 芯片的容量是 2MX8bit，則該芯片引腳中地址線和數(shù)據(jù)線的數(shù)目之和是 。A . 21 B . 29 C . 18 D . 不可估計 答案:B 8. 若RAM中每個存儲單元為16位,則下面所述正確的是 。 A .地址線也是 16位B .地址線與16無關(guān) C .地址線與16有關(guān)D .地址線不得少于 16位 答案:B 9. 若存儲器中有IK個存儲單元，采用雙譯碼方式時要求譯碼輸岀線為 A.1024 B.10 C . 32 D . 64 答案:D 10. RAM 芯片串

9、聯(lián)時可以 。 A .增加存儲器字長B .增加存儲單元數(shù)量 C .提高存儲器的速度D .降低存儲器的平均價格 答案:B 11. RAM 芯片并聯(lián)時可以 。 A .增加存儲器字長B .增加存儲單元數(shù)量 C .提高存儲器的速度D .降低存儲器的平均價格 答案:A 12. 存儲周期是指 。 A .存儲器的讀出時間 B .存儲器進(jìn)行連續(xù)讀和寫操作所允許的最短時間間隔 C .存儲器的寫入時間 D .存儲器進(jìn)行連續(xù)寫操作所允許的最短時間間隔 答案:B 13. 某微型計算機(jī)系統(tǒng)，若操作系統(tǒng)保存在軟盤上 ，其內(nèi)存儲器應(yīng)該采用 A . RAM B . ROM C . RAM 和 ROM D . CCP 答案:C

10、14. 下面所述不正確的是 。 A .隨機(jī)存儲器可隨時存取信息，掉電后信息丟失 B .在訪問隨機(jī)存儲器時；訪問時間與單元的物理位置無關(guān) C .內(nèi)存儲器中存儲的信息均是不可改變的 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析第四章存儲器系統(tǒng)邵桂芳 D .隨機(jī)存儲器和只讀存儲器可以統(tǒng)一編址 答案:C 15. 和外存儲器相比，內(nèi)存儲器的特點是 。 A .容量大，速度快，成本低B .容量大，速度慢,成本高 C .容量小，速度快，成本高D .容量小，速度快，成本低 答案:C 16. 640KB 的內(nèi)存容量為 。 A . 640000 字節(jié) B . 64000 字節(jié) C . 655360 字節(jié) D . 32000

11、 字節(jié) 答案:C 17. 若一臺計算機(jī)的字長為4個字節(jié)，則表明該機(jī)器 。 A .能處理的數(shù)值最大為4位十進(jìn)制數(shù) B. 能 處理的數(shù)值最多為 4位二進(jìn)制數(shù)組成 C .在CPU中能夠作為一個整體加以處理的二進(jìn)制代碼為32位 D .在CPU中運算的結(jié)果最大為2的32次方 答案:C 18. 下列元件中存取速度最快的是 。 A . Cache B .寄存器 C .內(nèi)存D .外存 答案:B 19. 與動態(tài) MOS存儲器相比，雙極型半導(dǎo)體存儲器的特點是 。 A .速度快B .集成度高 C .功耗大D .容量大 答案:A , C 20. ROM 與RAM 的主要區(qū)別是 。 A .斷電后，ROM內(nèi)保存的信息會丟

12、失，RAM 則可長期保存而不會丟失 B .斷電后，RAM內(nèi)保存的信息會丟失，ROM 則可長期保存而不會丟失 C . ROM 是外存儲器，RAM 是內(nèi)存儲器 D . ROM 是內(nèi)存儲器，RAM 是外存儲器 答案:B 21. 機(jī)器字長32位,其存儲容量為 4MB ,若按字編址，它的尋址范圍是 。 A . 0-1MW B . 0 1MB C . 0-4MW D . 0-4MB 答案:A 22. 某一 SRAM 芯片，其容量為512x8位,除電源端和接地端外，該芯片引岀線的最小數(shù)目 應(yīng)為。 A . 23 B . 25 C. 50 D.19 答案:D 23. 某一動態(tài) RAM 芯片其容量為 16KXI

13、,除電源線、接地線和刷新線外，該芯片的 最小引 腳數(shù)目應(yīng)為 。 A . 16 B . 12 C . 18 答案:B 24. 某計算機(jī)字長 32位，存儲容量為1MB ,若按字編址，它的尋址范圍是 。 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析第四章存儲器系統(tǒng)邵桂芳 A . 0-1MW B . 0-512KB C . 0-256KW D . 0-256KB 答案:C 25. 某RAM 芯片，其存儲容量為1024x16位，該芯片的地址線和數(shù)據(jù)線數(shù)目分別為 。 A . 20, 16 B . 20, 4 C . 1024, 4 D . 1024, 16 答案:A 26. 某計算機(jī)字長 16位,其存儲容量為 2

14、MB ,若按半字編址，它的尋址范圍是 。A . 0-8M B . 0-4M C . 0-2M D . 0 1M 答案:C 27. 某計算機(jī)字長 32位，存儲容量為 8MB ,若按雙字編址，它的尋址范圍是 。A . 0-256K B . 0-512K C . 0-1M D . 02M 答案:C 28. 以下四種類型的半導(dǎo)體存儲器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率 最高的是 。 A . DRAM B . SRAM C .閃速存儲器 D . EPROM 答案:C 29. 對于沒有外存儲器的計算機(jī)來說，監(jiān)控程序可以存放在 。 A . RAM B . ROM C . RAM 和 ROM D

15、 . CPU 答案:B 30. 在某CPU中，設(shè)立了一條等待(WAIT)信號線，CPU在存儲器周期中T的下降沿采 樣 WAIT線,則下面的敘述中正確的是 。 A .如WAIT線為高電平，則在T 2周期后不進(jìn)入 T 3周期，而插入一個 Tw周期 B . Tw周期結(jié)束后，不管WAIT線狀態(tài)如何，一定轉(zhuǎn)入 T 3周期 C . Tw周期結(jié)束后，只要WAIT線為低，則繼續(xù)插入一個 Tw周期,直到W AIT線變高， 才轉(zhuǎn)入T3周期 D .有了 W AIT線,就可使CPU與任何速度的存儲器相連接，保證CPU與存儲器連接時 的時序配合 答案:C , D 31. 下面是有關(guān)存儲保護(hù)的描述。請從題后列岀的選項中選

16、擇正確答案： 為了保護(hù)系統(tǒng)軟件不被破壞，以及在多道程序環(huán)境下防止一個用戶破壞另一用戶的程序，而 采取下列措施： (1) 不準(zhǔn)在用戶程序中使用設(shè)置系統(tǒng)狀態(tài)”等指令。此類指令是指令。 （2）在段式管理存儲器中設(shè)置寄存器,防止用戶訪問不是分配給這個用用戶的存 儲區(qū)域。 （3）在環(huán)保護(hù)的主存中，把系統(tǒng)程序和用戶程序按其允許訪問存儲區(qū)的范圍分層；假如規(guī)定 內(nèi)層級別高，那么系統(tǒng)程序應(yīng)在 ,用戶程序應(yīng)在 _。內(nèi)層 訪問外層的 存儲區(qū)。 （4）為了保護(hù)數(shù)據(jù)及程序不被破壞，在頁式管理存儲器中，可在頁表內(nèi)設(shè)置 R（讀）、W（寫） 及 位，位為1,表示該頁內(nèi)存放的是程序代碼。 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析第

17、四章存儲器系統(tǒng)邵桂芳 供選擇的項： ,A :特權(quán)B :特殊C :上、下界D :系統(tǒng) ,A :內(nèi)層B :夕卜層C :內(nèi)層或外層 A :允許B :不允許 A :M（標(biāo)志）B :P （保護(hù)）C :E （執(zhí)行）D :E （有效） 答案:AC ABAC 4.2.3判斷改錯題 1. 動態(tài)RAM和靜態(tài)RAM都是易失性半導(dǎo)體存儲器。 答案:對。 2. 計算機(jī)的內(nèi)存由 RAM 和ROM 兩種半導(dǎo)體存儲器組成。 答案:對。 3. 個人微機(jī)使用過程中，突然RAM中保存的信息全部丟失，而ROM中保存的信息不受 影響。 答案:錯。RAM中保存的信息在斷電后會丟失，而ROM中保存的信息在斷電后不受影 響。 4. CPU訪

18、問存儲器的時間是由存儲器的容量決定的，存儲器容量越大，訪問存儲器所 需的 時間越長。 答案:錯。CPU訪問存儲器的時間與容量無關(guān)，而是由存儲器元的材料決定的。 5. 因為半導(dǎo)體存儲器加電后才能存儲數(shù)據(jù),斷電后數(shù)據(jù)就丟失了 ，因此EPROM 做成的存 儲器，加電后必須重寫原來的內(nèi)容。 答案:錯。半導(dǎo)體存儲器加電后才能存儲數(shù)據(jù)，斷電后數(shù)據(jù)丟失，這是指RAM。EPROM 是 只讀存儲器，斷電后數(shù)據(jù)不會丟失，因此，加電后不必重寫原來的內(nèi)容。 6. 大多數(shù)個人計算機(jī)中可配置的內(nèi)存容量受地址總線位數(shù)限制。 答案:錯。內(nèi)存容量不僅受地址總線位數(shù)限制，還受尋址方式、操作系統(tǒng)的存儲管理方式等 限制。 7. 因為

19、動態(tài)存儲器是破壞性讀岀，所以必須不斷地刷新。 答案:錯。刷新不僅僅因為存儲器是破壞性讀出 ，還在于動態(tài)存儲器在存儲數(shù)據(jù)時 ，若存儲 器不做任何操作，電荷也會泄漏，為保證數(shù)據(jù)的正確性，必須使數(shù)據(jù)周期性地再生即刷新。8.固定 存儲器（ROM）中的任何一個單元不能隨機(jī)訪問。 答案:錯。ROM只是把信息固定地存放在存儲器中，而訪問存儲器仍然是隨機(jī)的。 9.一般情況下，ROM 和RAM 在存儲體中是統(tǒng)一編址的。 答案:對。在計算機(jī)設(shè)計中，往往把RAM和ROM的整體作主存，因此，RAM和ROM 一 般是統(tǒng)一編址的。 4.2.4簡答題 1. 存儲元、存儲單元、存儲體、存儲單元地址這幾個術(shù)語有何聯(lián)系和區(qū)別？

20、答:計算機(jī)在存取數(shù)據(jù)時，以存儲單元為單位進(jìn)行存取。機(jī)器的所有存儲單元長度相同，一 般由8的整數(shù)倍個存儲元構(gòu)成。同一單元的存儲元必須并行工作，同時讀岀、寫入，由許多存 為區(qū)別不同單元, 每個字選通信號 ，行選通和列選通信號 儲單元構(gòu)成一臺機(jī)器的存儲體。由于每個存儲單元在存儲體中的地位平等 給每個存儲單元賦予地址，都有一條惟一的地址線與存儲單元地址編碼對應(yīng)。 2. 簡述存儲器芯片中地址譯碼的方式。 答:地址譯碼的方式有兩種：單譯碼方式和雙譯碼方式。 單譯碼方式只用一個譯碼電路，將所有的地址信號轉(zhuǎn)換成字選通信號 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析第四章存儲器系統(tǒng)邵桂芳 用于選擇一個對應(yīng)的存儲單元。

21、 雙譯碼方式采用兩個地址譯碼器，分別產(chǎn)生行選通信號和列選通信號 同時有效的單元被選中。存儲器一般采用雙譯碼方式，目的是減少存儲單元選通線的數(shù)量 3. 針對寄存器組、主存、cache 、光盤存儲器、軟盤、硬盤、磁帶，回答以下問題： 按存儲容量排岀順序(從小到大)： 按讀寫時間排岀順序(從快到慢)。 答：(1)寄存器組一 cache 一軟盤一主存一光盤存儲器一硬盤一磁帶。 (2) 寄存器組一 cache 一主存一硬盤一軟盤一光盤存儲器一磁帶。 4. 說明SRAM 的組成結(jié)構(gòu)；與SRAM 相比，DRAM 在電路組成上有什么不同之處？ 答:SRAM 由存儲體、讀寫電路、地址譯碼電路、控制電路組成，DR

22、AM 還需要有動 態(tài)刷新電 路。 與SRAM 相比，DRAM 在電路組成上有以下不同之處： (1) 地址線的引腳一般只有一半 ，因此，增加了兩根控制線RAS、CAS ,分別控制接 受行地 址和列地址。 (2) 沒有CS引腳,在存儲器擴(kuò)展時用 RAS來代替。 5. DRAM存儲器為什么要刷新？DRAM存儲器采用何種方式刷新？有哪幾種常用的刷 新方式？ 答:DRAM 存儲元是通過柵極電容存儲電荷來暫存信息。由于存儲的信息電荷終究會 泄漏, 電荷又不能像 SRAM 存儲元那樣由電源經(jīng)負(fù)載管來補充 ，時間一長，信息就會丟失。 為此，必須 設(shè)法由外界按一定規(guī)律給柵極充電 ，按需要補給柵極電容的信息電荷。

23、此過程叫 刷新”。 DRAM 是逐行進(jìn)行刷新，刷新周期數(shù)與 DRAM 的擴(kuò)展無關(guān)，只與單個存儲器芯片的內(nèi)部 結(jié)構(gòu)有關(guān)，對于一個128X128矩陣結(jié)構(gòu)的 DRAM 芯片,只需128個刷新周期數(shù)。 常用的刷新方式有三種：集中式、分散式、異步式。 6. 靜態(tài)MOS存儲元、動態(tài) MOS存儲元、雙極型存儲元各有什么特點？ 答:靜態(tài)MOS存儲元 V1、V2、V3、V4組成的雙穩(wěn)態(tài)觸發(fā)器能長期保持信息的狀態(tài)不 變，是因為電源通過 V3、 V4不斷供給 V1或V2電流。 動態(tài)MOS存儲元是為了提高芯片的集成度而設(shè)計的。它利用MOS管柵極電容上電荷 的狀態(tài)來存儲信息。時間長了，柵極電容上的電荷會泄漏 ，而存儲元

24、本身又不能補充電荷，因此,需 要外加電路給存儲元充電，這就是所謂刷新。刷新是動態(tài)存儲器所特有的。 雙極型存儲元由兩個雙發(fā)射極晶體管組成。它也是由雙穩(wěn)電路保存信息，其特點是工作 速度比MOS存儲元要高。 以上三種存儲元的共同特點是當(dāng)供電電源切斷時，原存的信息會消失。 7. ROM 與RAM兩者的差別是什么 ？指岀下列存儲器哪些是易失性的？哪些是非易 失性的？哪些是讀岀破壞性的？哪些是非讀岀破壞性的？ 動態(tài) RAM ,靜態(tài) RAM , ROM , Cache , 磁盤，光盤 答:ROM、 RAM都是主存儲器的一部分，但它們有很多差別： (1) RAM是隨機(jī)存取存儲器，ROM是只讀存取存儲器。 (2

25、) RAM是易失性的，一旦掉電，所有信息全部丟失。 ROM 是非易失性的，其信息可 以長期 保存,常用于存放一些固定的數(shù)據(jù)和程序 ，比如計算機(jī)的自檢程序、 BIOS 、 BASIC解釋程序、 游戲卡中的游戲等。 預(yù)覽： 存儲器 MAR的位數(shù) $鴿9S地址寄存器) 毎牛存儲單-元的位數(shù) (存儲器數(shù)據(jù)寄存器) (1) 10 1024 8 (2) IG 1024 12 8 1024 8 (4) 12 1024 16 (5) S 8 1024 (6) 1024 10 8 計算機(jī)組成原理 習(xí)題與解析第四章存儲器系統(tǒng) 邵桂芳 第8頁共26 頁(2)動態(tài)RAM、靜態(tài) RAM、 Cache是易失性的，ROM

26、、磁盤、光 盤是非易失性的。動態(tài)RAM 是瀆岀破壞性的，其余均為非讀岀破壞性的。 8. 下列各種存儲器中，哪些是揮發(fā)性存儲器？哪些是非揮發(fā)性存儲器 ？ 磁盤,DRAM , ROM , 磁帶，光盤,SRAM , EPROM , PROM , EEPROM 答:揮發(fā)性存儲器有 DRAM 、 SRAM 。非揮發(fā)性存儲器有磁盤、ROM、磁帶、光 盤、EPROM 、 PROM 、 EEPROM 。 4.2.5綜合題 1. 欲設(shè)計具有 64Kx2位存儲容量的芯片，問如何安排地址線和數(shù)據(jù)線引腳的數(shù)目，才能使 兩者之和最小。請說明有幾種解答。 解:設(shè)地址線 x根,數(shù)據(jù)線y根，則2642 ? =? K y x

27、若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此,當(dāng)數(shù)據(jù)線為1或2時，引腳之和為18,共有2種解答。 2. 表4. 1給岀的各存儲器方案中，哪些是合理的 ？哪些不合理 ？對那些不合理的可以怎 樣修改？ 解： (1) 合理。 (2) 不合理。因為存儲單元的位數(shù)應(yīng)為字節(jié)的整數(shù)倍，所以將存儲單元的位數(shù)改為16較合 理。 (3) 不合理。因為 MAR的位數(shù)為8,存儲器的單元數(shù)最多為256個，不可能達(dá)到1024個, 所以將存儲器的單元數(shù)改為256較合理。 (4) 不合理。因為MAR的位數(shù)為12,存儲器的單元數(shù)應(yīng)為 4K個，不可能只有1024個, 所以將存儲器的單元數(shù)改為4

28、096才合理。 (5) 不合理。因為MAR的位數(shù)為8,存儲器的單元數(shù)應(yīng)為 256個，不可能只有 8個，所 以將 存儲器的單元數(shù)改為 256才合理：另外，存儲單元的位數(shù)為 1024太長，改為8、 16、 32、 64 均可。 不合理。因為 MAR的位數(shù)為1024,太長，而存儲單元數(shù)為10,太短，所以將 MAR的位 數(shù)與存儲單元數(shù)對調(diào)一下，即MAR的位數(shù)為10,存儲器的單元數(shù)正好為1024,合理。 3某存儲器容量為 4KB ,其中:ROM 2KB, 選用 EPROM 2KX8:RAM 2KB, 選用 RAM 1KX8;地址線 A 15A0。寫岀全部片選信號的邏輯式。 預(yù)覽： 地址 2!59加502

29、200 數(shù)據(jù) R/W 圖 4.4 (a) 地址 21592450五00 鮭 7 X R7W / 圖 4.4 (b) 計算機(jī)組成原理一一習(xí)題與解析第四章存儲器系統(tǒng)邵桂芳 第9頁共26頁解:ROM 的容量為 2KB ,故只需 丨片EPROM ;而 RAM 的容量為 2KB ,故需RAM 芯片2片。ROM 片內(nèi)地址為 11位,用了地址線的 A 10-A 0這11根地址 線;RAM 片內(nèi)地址為 10位,用了地址線的 A 9 A0這10根地址線?？?cè)萘啃枰?12根地址線。 可以考慮用 1根地址線 A 11作為區(qū)別 EPROM 和RAM 的片選信號対于2片RAM 芯片 可利用 A 10來區(qū)別其 片選信號。

30、由此，可得到如下的邏輯式：EPROM 110CS = RAM 10111A CS = 10112A A CS = 4. 圖4.4(a)是某SRAM的寫入時序圖，其中R/W是讀/寫命令控制線，當(dāng)R /W線為低 電平時，存儲器按當(dāng)時地址 2450H把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。請指岀圖中的錯誤，并畫岀 正確的寫入時序圖。 解:在R/W線為低電平時，地址、數(shù)據(jù)都不能再變化，正確的寫入時序圖如圖4.4(b) 5. 沒有一個IMB容量的存儲器，字長為32位，問： (1) 按字節(jié)編址，地址寄存器、數(shù)據(jù)寄存器各為幾位 (2) 按半字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位 (3) 按字編址，地址寄存器、數(shù)據(jù)寄存器

31、各為幾位 解： ?編址范圍為多大？ ?編址范圍為多大？ ?編址范圍為多大 ？ (1) 按字節(jié)編址,1MB=82 20?,地址寄存器為 20位,數(shù)據(jù)寄存器為 8位，編址范圍為 00000HFFFFFH 。 (2) 按半字編址，IMB=162821920 ?=?,地址寄存器為 19位,數(shù)據(jù)寄存器為 16位，編址 范圍 為 00000H-7FFFFH。 (3) 按字編址，1MB=322821820 ? =?,地址寄存器為 18位,數(shù)據(jù)寄存器為32位,編址范 預(yù)覽： 第10頁共26頁圍為 00000H3FFFFH 。 6. 用16KX8位的SRAM 芯片構(gòu)成 64KX16位的存儲器，試畫岀該存儲器的組

32、成邏輯框 解:存儲器容量為 64KXI6位，其地址線為 16位(015A A ), 數(shù)據(jù)線也是 16位(015D D ) ； SRAM 芯片容量為16KX8位，其地址線為 14位，數(shù)據(jù)線為 8位。因此組成存儲器時需字 位同時擴(kuò)展，字?jǐn)U展采用 2:4譯碼器，以16K為一個模塊，共4個模塊。位擴(kuò)展采用兩片串接: 存儲器的組成邏輯框圖如圖4.5所示。 圖4.5 7. 己知某8位機(jī)的主存采用半導(dǎo)體存儲器，地址碼為18位，芯片組成該機(jī)所允許的最大 主 存空間，并選用模塊條的形式，問： (1) 若每個模塊條為32KX8位，共需幾個模塊條？ (2) 每個模塊內(nèi)共有多少片RAM芯片？ (3)主存共需多少 解：

33、 RAM 芯片？CPU如何選擇各模塊條 ？ 若使用 4K ?4位RAM (1) 由于主存地址碼給定18位,所以最大存儲空間為K 256218=,主存的最大容量為 256KB?，F(xiàn)每個模塊條約存儲容量為32KB ,所以主存共需 256KB /32KB=8 塊扳。 (2) 每個模塊條的存儲容量為 32KB ,現(xiàn)使用4K ?4位的RAM 芯片拼成4K ?8位(共8 組),用地址碼的低 12位(110A A )直接接到芯片地址輸入端，然后用地址的高3位 (1214A A ) 通過3:8譯碼器輸岀分別接到8組芯片的選片端。共有8?2=16個RAM。 (3) 根據(jù)前面所得，共需8個模塊條，用151617A

34、A A 通過3:8譯碼器來選擇模塊條，如 圖 4.6所示。 8. 用8K?8位的ROM 芯片和8K ?4位的RAM芯片組成存儲器，按字節(jié)編址，其中 RAM 的地址為 0000H5FFFH , ROM的地址為 60009FFFH ,畫岀此存儲器組成結(jié)構(gòu)圖及 與 CPU的連接圖。 解:RAM 的地址范圍展開為00000000000000000101111111111111,012A A從 0000H 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析第四章存儲器系統(tǒng)邵桂芳 第11頁共26頁 1FFFH ,容量為:8K ,高位地址 131415A A A , 從000-010,所以 RAM 的容量為 8K ? 3

35、=24K。 RAM 用 8K ?4的芯片組成，需 8K ?4的芯片 6片。 ROM的末地址-首地址 =9FFFH-6000H=3FFFH, 所以ROM蛇容量為 214=16K。 ROM 用8K ?8的芯片組成，需8K ? 8的芯片 2片。 圖 4.6 RAM 的地址范圍展開為0110 0000 0000 00001001 1111 1111 1111, 高位地址 131415A A A 從 011100。 存儲器的組成結(jié)構(gòu)圖及與 CPU的連接如圖 4.7所示。 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng) 邵桂芳 第12頁共26頁 圖4.7 9. 存儲器分布圖如下面所示 (按字節(jié)編址

36、)，現(xiàn)有芯片 ROM 4K ? 8和RAM 8K ? 4,設(shè)計此 存 儲器系統(tǒng)，將RAM 和ROM用CPU連接。 解:RAM1 區(qū)域是 8K ? 8,需2片 8K 4的芯片；RAM2 區(qū)域也是 8K ? 8,需2片8K ?4的 芯片；ROM 區(qū)域是8K ? 8,需2片4K ? 8的芯片。地址分析如下 ： (1) 方法一 以內(nèi)部地址多的為主，地址譯碼方案為：用1314A A 作譯碼器輸入，則0Y選RAM1, 1Y 選 RAM2, 3Y 選 ROM ,當(dāng)012=A 時選 ROM1,當(dāng)112=A 時選 ROM2,擴(kuò)展圖與連接圖如圖 4.8所示。 0000H 1FFFH 2000H 3FFFH 400

37、0H 5FFFH 6000H 7FFFH RAM1 RAM2 ROM 預(yù)覽： J 門 1 1 -. 1 4KXR K -iXj BIEX4 UKX4 IM毗 X RUVI 4KXB HUH2 計算機(jī)組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng) 邵桂芳 第13頁共26頁 圖4.8 (2) 方法二 以內(nèi)部地址少的為主，地址譯碼方案為：用121314A A A 作譯碼器輸入，則0Y和1Y選 RAM1,2Y 和3Y 選 RAM2, 6Y 選 ROM1, 7Y 選ROM2,擴(kuò)展圖和連接圖如圖4.9所示。 圖4.9 10. 用8K ?8的 RAM 芯片和 2K ? 8的 ROM 芯片設(shè)計一個 10K ? 8的

38、存儲器，ROM 和 RAM 的容量分別為 2K 和 8K , ROM 的首地址為 0000H , RAM 的末地址為 3FFFH 。 (1) ROM存儲器區(qū)域和 RAM存儲器區(qū)域的地址范圍分別為多少？ (2) 畫岀存儲器控制圖及與CPU的連接圖。 解： (1) ROM 的首地址為 0000H , ROM 的總?cè)萘繛?2K ? 8, RAM 的末地址為 3FFFH , RAM 的總?cè)萘繛?8K ? 8,所以 地址為:2000H。 (2) 設(shè)計方案 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng) 邵桂芳 第14頁共26頁ROM的地址范圍為 RAM的地址范圍為 (3) 方法一 以內(nèi)部地址多的

39、為主，地址譯碼方案為：用13A來選擇，當(dāng)13A =1時選RAM ,當(dāng) 111213A A A =000 時選 ROM ,如圖 4.10 所示。 圖 4.10 (4) 方法二 以內(nèi)部地址少的為主，地址譯碼方案為：用111213A A A 作譯碼器輸入，貝U 0Y選ROM , 4Y、 5Y、 6Y、 7Y 均選 RAM ,如圖 4.11 所示。 圖 4.11 11. 某機(jī)字長8位，試用如下所給芯片設(shè)計一個存儲器，容量為10KW ,其中RAM為高 8KW , ROM 為低 2KW ,最低地址為 0(RAM 芯片類型有為:4K ? 8, ROM 芯片有:2K ? 4)。 預(yù)覽： 計算機(jī)組成原理一一習(xí)題

40、與解析第四章存儲器系統(tǒng)邵桂芳 第15頁共26頁地址線、數(shù)據(jù)線各為多少根？ RAM 和ROM 的地址范圍分別為多少？ 每種芯片各需要多少片。 畫岀存儲器結(jié)構(gòu)圖及與CPU連接的示意圖。 解： 地址線為14根，數(shù)據(jù)線為8根。 ROM 的地址范圍為 0000H07FFH 、 RAM 的地址范圍為 0800H27FFH 。 RAM 芯片共 2片,ROM 芯片共 2片。 存儲器結(jié)構(gòu)圖及與CPU連接的示意圖如圖4.12所示。 圖 4.12 12. 用8K ?8位的ROM 芯片和8K ?4位的RAM 芯片組成存儲器，按字節(jié)編址，其中 RAM的地址為 2000H7FFFH, ROM的地址為 9000HBFFFH

41、,畫岀此存儲器組成結(jié)構(gòu)圖及 與CPU的連接圖。 解：RAM 的地 址范圍 展開為 001 0000000000000011 11111111111, 012A A 從0000H1FFFH, 容量為 8K ,高位地址 131415A A A 從 001011, 所以 RAM 的容量為 8K ? 3=24K。 RAM 用8K ? 4的芯片組成，需8K ?4的芯片共 6片。 ROM 的地 址范圍 展開為 1001 0000000000001011 111111111111,011A A 從000HFFFH,容量為 4K ,高位地址 12131415A A A A 從10011011,所以 ROM 的

42、容量 為4K ?3=12K。 ROM 用 4K ?8的芯片組成，需4K ? 8的芯片 3片。 地址分析如下： 地址譯碼方案：用12131415A A A A作譯碼器輸入，貝0 2Y和3Y 選 RAM1,4Y 和5Y 選 RAM2, RAM ROM 預(yù)覽: SK (EPROM 24K ( SRAMI ) 2K ( SRAMJ 計算機(jī)組成原理一一習(xí)題與解析第四章存儲器系統(tǒng)邵桂芳 第16頁共26頁6丫和7丫選 RAM3, 9Y 選 ROM1, 11Y 選 R0M3。存儲器的組成 結(jié)構(gòu)圖及與 CPU的連接圖如 圖4.13所示。 13. CPU 的地址總線 16根（015A A , 0A 是低位）,雙向

43、數(shù)據(jù)總線 8根（07D D ）,控制總 線中與主存有關(guān)的信號有MREQ （允許訪存，低電平有效），W R /（高電平讀命令，低電平寫命 令）。主存地址空間分配如下 ：08191為系統(tǒng)程序區(qū)，由EPROM 芯片組成，從819232767 為 用戶程序區(qū)，最后（最大地址 )2 ?K地址空間為系統(tǒng)程序工作區(qū) 。上 述地址為 十進(jìn)制 ,按字節(jié)編址 現(xiàn)有如下芯片： EPROM 8K ? 8 位( 控 制端 僅有CS ） SRAM 16K ?8 位， 2K ? 8位 ,4K ?8 位,8K ? 8 1 位 請從上述芯片 中 選擇 芯片來設(shè) 計該 計 算 機(jī)的 主 存 儲 器，畫出 主存邏輯框圖，注 丿意、

44、 畫選 片邏輯（可 選用 門 電 路及 譯 碼 器 ) 解 根據(jù)以上分析設(shè)計如下 :EPROM 8K ? 8 芯片 1片 SRAM 8K ?8位芯片 3 片，2K ?8位芯片 1 片，3:8 譯碼器 1片 (8191-0+1)/1024=8, 所以 EPROM 的容量為 8K ? 8十六進(jìn)制地址范圍為0000H 1FFFH (32767-8192+1)/1024=24,所以 SRAM1的容量為 24K ? 8十六進(jìn)制地址范圍為 2000H-7FFFH (63487-32768+1)/1024=30, 所以空容量為 30K ? 8 (65535-63488+1)/1024=2, 所 以SRAM2

45、的容量為 2K ?8十六進(jìn)制地址范圍為F800H-FFFFH 0 8191 8192 65535 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng) 邵桂芳 第17頁共26頁地址分析如下： 地址譯碼方案：用131415A A A 作譯碼器輸入 ,貝U 0Y 選 EPROM , 1Y 、2Y、 3Y選 SRAM1,7Y 選 SRAM2, 但 1112A A =11 。存儲器的組成結(jié)構(gòu)圖及與 CPU 的連接圖如圖 4.14 所示。 14.要求用 128K ? 16 位的 SRAM 芯片設(shè)計 512K ? 16 位的 存 儲 器，用64K ? 16 位的EPROM 芯片組成128K ? 16 位

46、的只 讀存儲器。 試 問: (1) 數(shù)據(jù)寄存器多少位？ (2) 地址寄存器多少位？ (3) 兩種芯片各需多少位 ？ (4) EPROM 的地址從 00000H 開始，RAM 的地址從 60000H 開始，畫岀此存儲器組成 框圖。 圖 4.14 解： (1) 存儲器的總?cè)萘繛?12K ? 16 位(SRAM ) +128K ? 16 位(EPROM ) =640K ? 16 位。數(shù) 據(jù)寄存器16位。 (2) 因為20 2=1024K640K, 所以地址寄存器 20 位。EPROM SRAM1 SRAM2 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng) 邵桂芳 第 18 頁共 26 頁(3

47、)所需 SRAM 芯 片數(shù)為(512K ?2B ) /(128K? 2B ) =4(片), 所需 EPROM 芯片數(shù)為(128K ? 2B ) /(64K ? 2B ) =2(片)。 EPROM 的地址從 00000H 開始，末地址1FFFFH ; SRAM 的地址從 60000H 開始，末地址為 DFFFFH 。SRAM 的芯片為128K ? 2B ,內(nèi)部地址線 17根；EPROM 的芯片為64K ? 2B ,內(nèi)部地址線16根。地址展開如下： 以內(nèi)部地址多的為主，存儲器組成結(jié)構(gòu)框圖如圖4.15所示。 15. 某機(jī)訪問空間 64KB , I/O 空間與主存統(tǒng)一編址,I/O空間占用2K ,范圍為

48、 FC00HFFFFH 。 現(xiàn)用8KB ?8和2KB ?8兩種靜態(tài) RAM 芯片構(gòu)成主存儲器， RD、WR分別為系統(tǒng)提供的讀寫信號線，IO/M為高是I/O操作，為低是 內(nèi)存操作。請畫出該存儲器邏輯圖，并標(biāo)明每塊芯片的地址范圍。 解:存儲器邏輯圖如圖4.16所示。 圖 4.16 RAM (1)芯片的地址范圍是0000H1FFFH; RAM (2)芯片的地址范圍是2000H3FFFH; RAM (3)芯片的地址范圍是4000H5FFFH; EPROM SRAM 預(yù)覽： 3 旦此真值去町斛 B 池 CS, cs; 0 0 I 1 訪問16位故 CSi 二 2KX8 2KXB 0 1 0 0 不訪問

49、CS2 奇存儲住| 1 0 1 0 訪問偶存儲代 盤 1 1 0 1 訪問奇存儲低 計算機(jī)組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng) 邵桂芳 第19頁共26頁 RAM (4)芯片的地址范圍是6000H7FFFH; RAM (5)芯片的地址范圍是8000H9FFFH; RAM芯片的地址范圍是 AOOOHBFFFH; RAM芯片的地址范圍是 COOOHDFFFH; RAM (8)芯片的地址范圍是 EOOOHE3FFH; RAM (9)芯片的地址范圍是 E400HE7FFH; RAM (10)芯片的地址范圍是E800HEBFFH; RAM (11)芯片的地址范圍是 ECOOHEFFFH; RAM (1

50、2)芯片的地址范圍是 FOOOHF3FFH; RAM (13)芯片的地址范圍是 F400HF7FFH; RAM (14)芯片的地址范圍是 F800HFBFFH; I/O空間的地址范圍是FCOOHFFFFH 16. 用2K ?8的芯片設(shè)計一個 8K ?16的存儲器：當(dāng)B=0時訪問16位數(shù)；當(dāng)B=1時 訪問8 位數(shù)。 解:由于要求存儲器能按字節(jié)訪問，即8K ? l6=16K ? 8=214 ? 8,所以地址線需14根,數(shù)據(jù)線 為16根。 先設(shè)計一個模塊將2K ?8擴(kuò)展成2K ? 16,內(nèi)部地址為111A A 。設(shè)計方案如 下: 地址分析如下 B 11A 10A 9A 8A 7A 6A 5A 4A

51、3A 2A 1A 0A 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 3、2、1、 2CS 、 3CS 、 1CS 、 4CS 、 5CS 、 訪問 0號單元F 的 - 16位數(shù) 訪問 偶 存 儲 體 的 0號單 元 的 8位 數(shù)

52、不 訪 問 (即 16 位 數(shù) 的 地 址 必須 為 偶數(shù)) 訪 問 奇 存 儲 體的丨 號 單 元的 8位 數(shù) 訪 問 2號 單 元 的 16位 數(shù) 訪問 偶 存 儲 體 的 2號單 元 的 8位 數(shù)不 訪 問 (即 16 位 數(shù) 的 地 址 必須 為 偶數(shù)) 訪 問 奇 存 儲 體3號 單 元 的8 位數(shù) 001Y A CS = 103Y A CS = 205Y A CS = 307Y A CS = 8K ?16的存儲器需要四個模塊，因此需用2:4譯碼器,譯碼器的輸岀一般是低電平有效，設(shè) 經(jīng)反相后的輸岀分別為3、 2、 1、0,則1CS、 6CS、 7CS、 8CS 的表達(dá)式分別為： cs

53、csxscs4 說明 0 0 00 1111 訪問32位 0 0 0 1 0 0 0 0 不訪問 0 0 10 0 0 0 0 不訪同 0 0 11 000(3 不訪問 0 1 00 110 0 訪網(wǎng)歸位 計算機(jī)組成原理一一習(xí)題與解析 第四章存儲器系統(tǒng) 邵桂芳 第 20 頁共 26 頁 002) (Y B A CS = 104) (Y B A CS = 206) (Y B A CS = 308) (Y B A CS =存儲器結(jié)構(gòu)圖及與CPU連接的示意圖如圖4.17所示。 圖 4.17 17. 用2K ? 8的芯片設(shè)計一個8K ? 32的存儲器；當(dāng)0001=B B 時訪問32 位數(shù)；當(dāng)0101=

54、B B 時 訪 問16位數(shù)；當(dāng)100仁B B 時訪問8位數(shù)。 解:由于要求 存儲器能按字節(jié)訪問，即8K ?32=32K ? 8=215 ?8,所以地址線需15根，數(shù)據(jù)線需要32根。先設(shè)計一個模塊將 2K ?8擴(kuò) 展成2K ? 32,內(nèi)部地址為212A A ,擴(kuò)展圖如下： 設(shè) 預(yù)覽： 二=一 = 0 10 1 0 0 0 0 不苗間 0 1 ( 0 0 0 11 亍問16位 01 t 0 0 0 0 不訪間 I 0 00 10 0 0 訪間療儲體1 10 0 1 0 1 0 0 訪問存儲體2 10 10 0 0 10 訪問存儲體3 lull 00 U 1 訪問樣儲依4 計算機(jī)組成原理一一習(xí)題與解

55、析第四章存儲器系統(tǒng)邵桂芳 第21頁共26頁 )(01011CS += 01010112B CS += 0101010101013A B A B CS += 0101010101014A A B B A A B B CS += 8K ?32的存儲器需要四個模塊，因此需要 2:4譯碼器。譯碼器的輸岀一般是低電平有效， 設(shè)經(jīng)反相后的輸岀分別為 3、2、1、0,貝U1CS 、2CS 、3CS 、1CS 、4CS、5CS、 6CS、 7CS、 8CS、9CS、 10CS、11CS、 12CS、 13CS、 14CS、 15CS、 16CS的表達(dá)式分別為： 001011) (Y CS += 0010101

56、12) (Y B CS += 00101010101013) (Y A B A B CS += 00101010101014) (Y A B A B CS += 101015) (Y CS += 101010116) (Y B CS += 10101010101017) (Y A B A B CS += 10101010101018) (Y A A B A B CS += 201019) (Y CS += 2010101110) (Y B CS += 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析第四章存儲器系統(tǒng)邵桂芳 第 22 頁共 26 頁 201010101010111) (Y A B A B C

57、S += 201010101010112) (Y A A B A B CS += 3010113) (Y CS += 3010101114) (Y B CS += 301010101010115) (Y A B A B CS += 301010101010116) (Y A A B A B CS += 存儲器的結(jié)構(gòu)圖及與CPU的連接圖如圖4.18所示。 圖 4.18 18. 用16K ?丨位的DRAM 芯片(由128? 128矩陣存儲元構(gòu)成 )構(gòu)成64K ? 8位的存儲 器,要求： (1)畫岀該寄存器組成的邏輯框圖。 (2)設(shè)存儲器讀/寫周期均為 0.51 ?s , CPU 在1卩s內(nèi)至少要訪

58、存一次。試問采用哪種刷 新方式比較合理 ？兩次刷新的最大時間間隔是多少 ？對全部存儲單元刷新一遍 ，所需實際刷 新時間是多少 ？ 解： (1)根據(jù)題意，存儲器總?cè)萘繛?4KB ,故地址線共需 16位?，F(xiàn)使用 16K ?1位的動 態(tài) RAM ,共需32片。芯片本身地址線占14位,其組成邏輯框圖如圖 4.19所示,其中 使用一片2:4 譯碼器。 根據(jù)已知條件，CPU在1卩s內(nèi)至少需要訪存一次，采用異步刷新比較合理。對動態(tài) MOS存儲器來講，兩次刷新的最大時間間隔是2卩s。 RAM 芯片讀/寫周期為 0.5卩s , 預(yù)覽： 計算機(jī)組成原理一一習(xí)題與解析第四章存儲器系統(tǒng)邵桂芳 第23頁共26頁由于16K ? 1位的RAM 芯片由128? 128矩陣