數(shù)字電路復(fù)習(xí)題答案

1、數(shù)字電路復(fù)習(xí)題（自己做的，歡迎大家指正）一、填空題（每空1分，共10分）1 邏輯函數(shù) -的兩種標(biāo)準(zhǔn)形式分別為A=B=C)=遲酬(12357)= 口 時(shí)(046)十2. 將2004個(gè)“T異或起來得到的結(jié)果是（0）。3. 半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)主要包含三個(gè)部分，分別是（譯碼器）、（存儲(chǔ)陣列）、（控制邏輯）。4. A/D轉(zhuǎn)換的四個(gè)過程是采樣、保持、量化和（編碼），其中采樣脈沖的頻率 要求至少是模擬信號(hào)最高頻率的（2）倍。5. 8位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量10000000為5v。若只有最低位為高電平，則輸出電壓為（5/128） v ;當(dāng)輸入為10001000,則輸出電壓為（5*136/128） V。6.

2、就逐次逼近型和雙積分型兩種 A/D轉(zhuǎn)換器而言，（逐次逼近型）的抗干擾能 力強(qiáng)，（雙積分型）的轉(zhuǎn)換精度高。7. （ 61.5）10 = （3D.8）16 = （10010001.10005421bcd;8. 已知某 74ls00 為 2 輸入 4 與非門，loL=22mA, loH=2mA，IiL=2mA，1舊=40譏,則其低電平輸出的扇出系數(shù) Nol= （11），其高電平輸出的扇出系數(shù) Noh= （ 50）;9函數(shù) 的最小項(xiàng)表達(dá)式為F=（ 4,5,7）,最大項(xiàng)表達(dá)式為（0,1,2,3,6 ）10.根據(jù)對(duì)偶規(guī)則和反演規(guī)則，直接寫出_-的對(duì)偶式和反函數(shù)，對(duì)偶式：，反函數(shù)：（A+B）C|）廈 01

3、=）；11. 12 .已知X= （-17），則X的8位二進(jìn)制原碼為（10010001），其8位二進(jìn)制補(bǔ) 碼為（11101111）;13. T觸發(fā)器的次態(tài)方程是14. D觸發(fā)器的次態(tài)方程是15.根據(jù)毛刺的不同極性,可以將邏輯險(xiǎn)象分為0型險(xiǎn)象和1型險(xiǎn)象，對(duì)于一個(gè)邏輯表達(dá)式，若在給定其它變量適當(dāng)?shù)倪壿嬛岛?，出現(xiàn)f=（丄）的情形，則存在1型險(xiǎn)象；、單選題（每題2分，共20 分）1 表示任意兩位無符號(hào)十進(jìn)制數(shù)需要（B）位二進(jìn)制數(shù)A. 6 B. 7C. 8 D. 92. 一個(gè)多輸入與非門，輸出為0的條件是（C）A只要有一個(gè)輸入為1,其余輸入無關(guān) 其余輸入無關(guān)C全部輸入均為13 .余3碼10001000對(duì)應(yīng)

4、的2421碼為（C ）。B只要有一個(gè)輸入為0,D 全部輸入均為0A. 01010101B.10000101C.10111011D.111010114.下面4個(gè)邏輯表達(dá)式中，可以實(shí)現(xiàn)同或運(yùn)算的表達(dá)式是（C F AB 亠5 .補(bǔ)碼1. 1000的真值是（D ）。A . +1.0111 B. -1.0111 C. -0.1001 D. -0. 10006. 組合電路和時(shí)序電路比較，其差異在于前者（BA. 任意時(shí)刻的輸出不僅與輸入有關(guān)，而且與以前的狀態(tài)有關(guān)B. 任意時(shí)刻的輸出信號(hào)只取決于當(dāng)時(shí)的輸入信號(hào)C. 有統(tǒng)一的時(shí)鐘脈沖控制D. 輸出只與內(nèi)部狀態(tài)有關(guān)7. 下列四種類型的邏輯門中，可以用（D ）實(shí)現(xiàn)三

5、種基本運(yùn)算。A.與門B.或門C.非門D.與非門8. 實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相乘的組合電路，應(yīng)有（ A）個(gè)輸出函數(shù)。A. 8 B. 9 C. 10 D. 119. 要使JK觸發(fā)器在時(shí)鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應(yīng)為（D ）。A . JK=00 B. JK=01 C. JK=10 D. JK=1110. 設(shè)計(jì)一個(gè)四位二進(jìn)制碼的奇偶位發(fā)生器（假定采用偶檢驗(yàn)碼），需要（ B ） 個(gè)異或門。A . 2 B. 3 C. 4 D. 511. 下列邏輯函數(shù)中，與（A+B） （A+C）等價(jià)的是（C ）A F=ABB F=A+B12圖示TTL門電路中，F(xiàn)=的邏輯功能圖為（B）o 1D13. 和四變量的最小項(xiàng)

6、島甌;邏輯相鄰的最小項(xiàng)是（ C ）A ABCDBi .4BCD C- CD D ABCD14. 標(biāo)準(zhǔn)或-與式是由（C）構(gòu)成的邏輯表達(dá)式。A .與項(xiàng)相或 B.最小項(xiàng)相或C.最大項(xiàng)相與D.或項(xiàng)相與15. 在下列四個(gè)邏輯函數(shù)表達(dá)式中，（B ）是最小項(xiàng)表達(dá)式。A.】：負(fù)G二丄卡-毎B, Y(AIBJC) = ABC+.4BC + .-iBCC. Z( C D) = ABC ACB ABC ABC b. Y(A:BSC：D) B-CD ABC16. 邊沿式D觸發(fā)器是一種（C ）穩(wěn)態(tài)電路A.無B.單ABCD18 .下面4個(gè)邏輯表達(dá)式中，（C）是異或門的表達(dá)式。打 F = AB + ABF = AB +19

7、. n級(jí)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器，其計(jì)數(shù)的模式（A ）A.nB.2 n+1C.2 nD2n-120. 施密特觸發(fā)器常用于對(duì)脈沖波形的（C）A定時(shí)B計(jì)數(shù)吐.和四變星的最小項(xiàng)ABCD邏輯相鄰的最小項(xiàng)是（A ）A ABCD MRCD qAHCf）22. 基本RS觸發(fā)器在觸發(fā)脈沖消失后，輸出狀態(tài)將（D）A隨之消失B發(fā)生翻轉(zhuǎn)C恢復(fù)原態(tài)D保持現(xiàn)態(tài)23. 個(gè)觸發(fā)器有兩個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要（B）個(gè)觸發(fā)器A 2B 8C 16D 3224. 十進(jìn)制數(shù)25用8421BCD碼表示為（B）A 10 101B 0010 0101C 100101D 1010125. JK觸發(fā)器在時(shí)鐘脈沖作用下次態(tài)與現(xiàn)態(tài)相反，JK取值

8、為（B）A 00B 11C 01D 1026. 尋址容量為16KX 8的RAM需要（C）根地址線。A 4B 8C 14D 1627.多諧振蕩器可產(chǎn)生（B）A 正弦波B矩形脈沖C 三角波D 鋸齒波28. 在（D）情況下，“或非”運(yùn)算的結(jié)果是:邏輯00A全部輸入是0B全部輸入是1C任一輸入為0，其他輸入為1D任一輸入為129. ROM具有（C）功能。A讀/寫B(tài) 無讀/寫C只讀D只寫30.八路數(shù)據(jù)分配器，其地址輸入端有（C）個(gè)。A 1B 20C 3D 4三、判斷題（每題2分，共20 分）（X） 1 .原碼和補(bǔ)碼均可實(shí)現(xiàn)將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。（）2.化簡完全確定狀態(tài)表時(shí)，最大等效類的數(shù)目即最簡狀態(tài)

9、表中的狀態(tài)數(shù) 目。（X） 3.并行加法器采用先行進(jìn)位（并行進(jìn)位）的目的是簡化電路結(jié)構(gòu)。（V） 4.異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（X） 5.因?yàn)檫壿嫳磉_(dá)式 A+B+AB=A+B成立，所以AB=0成立。（V） 6.格雷碼具有任何相鄰碼只有一位碼元不同的特性。（X） 7.邏輯變量的取值，1比0大。（V） 8.相同邏輯功能的TTL電路和CMOS電路相比，前者的功耗大。(x) 9.十進(jìn)制數(shù)(9) io比十六進(jìn)制數(shù)(9) 16小。(V) 10.若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。( x) 11. 邏輯函數(shù) Y=A + B+ C+B 已是最簡與或表達(dá)式。( x ) 12. 三態(tài)門

10、的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。( x) 13.單穩(wěn)態(tài)觸發(fā)器在外加觸發(fā)信號(hào)觸發(fā)時(shí)，電路由暫穩(wěn)態(tài)翻轉(zhuǎn)到穩(wěn)態(tài)。(x) 14.采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時(shí)，若在觸發(fā)器進(jìn)入暫穩(wěn)態(tài)期間再次受 到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時(shí)間的基礎(chǔ)上再展寬 TW(V) 15. CMOS門輸出為1時(shí)由外接電源和電阻提供輸出電流。( V) 16. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。(x) 17. 用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。( V) 18. 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。(x) 19. 同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中 較少使用同步二進(jìn)制計(jì)數(shù)器。(x) 20計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。(V) 21奇偶校驗(yàn)碼不能檢測出偶數(shù)個(gè)碼元錯(cuò)誤。( x) 22. 施密特觸發(fā)器具有一個(gè)穩(wěn)定狀態(tài)。( x) 23.