微機原理及應用-ch219128

1、第二章 8086微處理器,2.1 8086微處理器的內部結構 2.2 8086微處理器的引腳功能 2.3 8086CPU的工作模式 2.4 8086CPU的基本總線時序,同一時間處理二進制的位數,即主頻，數字脈沖信號震蕩的速度,2.1 8086微處理器的內部結構,8086是Intel系列的16位微處理器，有16根數據線和20根地址線。因為可用20位地址，所以可尋址的地址空間達220=1MB。 時鐘頻率有5MHZ、8MHZ、10MHZ三種。 有64KB個I/O端口，并且兩個編號相鄰的端口可以組合成一個16位端口。 CPU的工作由執(zhí)行部件（EU）和總線接口部件（BIU）兩部分組成。,一、執(zhí)行部件（

2、EU）,EU = Executive Unit 負責指令的執(zhí)行，包括通用寄存器、專用寄存器、標志寄存器及運算器（ALU）等部分組成。,通用寄存器組,AX, BX, CX, DX: 存放16位數據或地址,AH, AL, BH, BL, CH, CL, DH, DL: 8位寄存器,注意： （1）用于8位寄存器使用時只可存放數據，不能存放地址； （2）一般情況，這些寄存器是用在算術運算或邏輯運算指令中，以進行算術邏輯運算。在有些指令中，它們則有特定的用途：如AX作累加器用；BX作基址（Base）寄存器，如在查表指令XLAT中存放表的起始地址；CX作計數（Count）寄存器，如在數據串操作指令的REP

3、中用CX存放數據單元的個數作為循環(huán)操作的次數；DX作數據（Data）寄存器，如在字的除法運算指令DIV中，存放余數。,主要用于存放I/O或存儲器的端口地址。 指針寄存器SP和BP用來存取位于當前堆棧段中的數據，但SP和BP在使用上有區(qū)別。入棧（PUSH）和出棧（POP）指令是由SP給出棧頂的偏移地址，故稱為堆棧指針寄存器。BP則是用來存放位于堆棧段中的一個數據區(qū)基址的偏移地址的，故稱作基址指針寄存器。 變址寄存器SI和DI是用來存放當前數據段的偏移地址的。在字符串操作中，源操作數地址的偏置放于SI中，所以SI稱為源變址寄存器；目的操作數地址的偏置放于DI中，所以DI稱為目的變址寄存器。,2.

4、專用寄存器SP、BP、SI、DI,3. 算數邏輯單元ALU,主要是進行算數和邏輯運算的部件,4. 狀態(tài)標志寄存器FR,8086 CPU的狀態(tài)標志寄存器是一個16位的寄存器，9個位用作標志位，其中狀態(tài)標志位有6個，控制標志有3個。 狀態(tài)標志，用來表示運算結果的特征，它們是：CF、PF、AF、ZF、SF和OF；這6位都是邏輯值，判斷結果為邏輯真（true）時其值為1；判斷結果為邏輯假（false）時，其值為0。 控制標志，用來控制CPU的操作，它們是：IF、DF和TF。,e.g. A=10110110，B=01101000 則：A+B=1 0001 1110 CF=1（有進位）； PF=1（奇偶校

5、驗，運算結果中有偶數個1）； AF=0（輔助進位，低4位向高4位無借位）； ZF=0（運算結果不為0）； SF=0（符號標志，運算結果最高位D7為0）； OF=0（溢出標志，運算結果沒超過范圍 -128+127）。,1 0 1 1 0 1 1 0 + 0 1 1 0 1 0 0 0 1 0 0 0 1 1 1 1 0,二、總線接口部件（BIU）的組成和工作特點,BIU=BUS Interface Unit 功能是負責與CPU外部即存貯器、I/O端口傳送數據和程序 。,BIU由四部分組成 ： (1) 四個16位的段地址寄存器： CS (Code Segment) 代碼段寄存器 DS (Data

6、Segment) 數據段寄存器 ES (Extra Segment) 附加段寄存器 SS (Stack Segment) 堆棧段寄存器 (2) 16位指令指針寄存器IP 。 (3) 20位的地址加法器。 (4) 6字節(jié)的指令隊列 。,提供段基址以構成物理地址，不能參與算術邏輯運算,BIU的工作特點： (1) 地址加法器用來產生20位地址（物理地址）。 根據指令和相關的16位寄存器提供的信息計算出20位的物理地址 (2) 6B指令隊列緩沖器提高CPU效率。 BIU從內存中取下一條（或幾條）指令機器碼放在指令隊列中，提高了CPU的效率,三、存儲器的分段和物理地址的形成 1. 存儲器的分段,1MB（

7、有20位地址線可直接尋址）空間分成若干段，每段64KB=216。段與段之間能連續(xù)排列、部分重疊、完全重疊、斷續(xù)排列。每個存儲單元地址是20位二進制數，按00000H0FFFFFH來編址。,從0號地址開始，依次每16KB的存貯空間叫做一節(jié)。為了簡化操作要求所有的段從節(jié)首開始，因此，段首地址的低四位一定都是0，低4位為0的共有2（20-4）=64K個地址 。段首地址的高16位叫“段基址”。從段首起到該段某一存貯單元的地址數稱為該單元的段內偏移量。,根據段中存貯信息的種類，將段分為代碼段、數據段、堆棧段和附加段。當前段的段基址放在相應的16位段寄存器中 。偏移量可存放在IP、SP或16位通用寄存器中

8、 。,2. 邏輯地址和物理地址,物理地址指某一個單元在存貯器中的20位絕對地址，單元的物理地址是唯一的。 邏輯地址是指存貯單元的段基址和偏移量。單元的邏輯地址可能不是唯一的。,物理地址=段基址16+偏移量,二進制：段基址左移四位，低位填0,十六進制：段基址左移一位，低位填0,物理地址=段基址左移4位（低位補0）+偏移量,注意： 同一個物理地址可以有不同段基址和偏移量組合得到。如： CS=0000H，IP=1051H，物理地址010510H CS=0100H，IP=0051H，物理地址010510H,e.g. CS=2000H，IP=2200H，存儲器的物理地址是：,20000H+2200H=2

9、2200H,四、8086內存的組織和CPU對存儲器的訪問,1. 內存的組織形式 內存是按字節(jié)編址的，每個存儲單元中存放一個8位二進制數（一個字節(jié)，1B），若一個數據長度為2B（一個字），則放在連續(xù)兩個單元中，高字節(jié)放高地址單元，低字節(jié)放低地址單元。字的地址用低字節(jié)存儲地址表示。,CPU的地址線A0作為偶存儲體的片選信號。 BHE作為奇存儲體的片選信號。,2. CPU對內存的訪問,存儲器分成兩個部分，每一部分為512K字節(jié)。一部分叫偶存儲體，其中內存單元的地址碼都是偶數如00000H、000002H等，該存儲體的數據總線對應接CPU數據總線的低8位；另一部分叫奇存儲體，其中內存單元的地址碼都是奇

10、數，如00001H、00003H等，該存儲體的數據總線對應接CPU數據總線的高8位。,3. CPU對數據字的訪問,CPU如要訪問一個偶地址的數據字 ，那么用D15D0 16條數據總線可一次訪問成功。若要訪問一個奇地址的數據字到CPU，需要兩次訪問才能獲得這個數據字。第一次用D15D8訪問奇存儲體的低字節(jié)，第二次用D7D0訪問偶存儲體的高字節(jié)。,為了提高對數據字的訪問速度，應將數據字的低字節(jié)放在偶存儲體中，即使數據字的地址碼為偶數。這樣在存儲器中存儲的數據字叫對準字。而地址碼為奇數的數據字叫未對準字。,2.2 8086CPU的引腳功能,引腳的基本知識 引腳的功能 信號的流向 有效電平 三態(tài)能力

11、引腳的復用,指引腳信號的定義、作用；通常采用英文單詞或其縮寫表示,信號從芯片向外輸出，還是從外部輸入芯片，或者是雙向的,起作用的邏輯電平高、低電平有效上升、下降邊沿有效,以少量的引腳提供更多的功能,輸出正常的低電平、高電平外，還可以輸出高阻的第三態(tài),從引腳信號上看,8086和8088有什么不同?,由于8088只能傳輸8位數據，所以8088只有8個地址/數據復用引腳；而8086是按16位傳輸數據的，所以有16個地址/數據復用引腳； 8086和8088的控制線引腳定義中第28和34腿也不一樣，在最小模式時，8088和8086的第28引腳的控制信號相反，而8086的第34腿為BHE*/S7，BHE*

12、用來區(qū)分是傳送字節(jié)、還是字，8088的第34腿為SS0，用來指出狀態(tài)信息，不能復用。,一、地址線、數據線和狀態(tài)線,AD15AD0（雙向，三態(tài)）：地址/數據分時復用總線 。為低16位地址/數據的復用引腳線。采用分時的多路轉換方法來實現對地址線和數據線的復用。在DMA方式時，這些引線被浮空，置為高阻狀態(tài)。 A19/S6、A18/S5、A17/S4、A16/S3（輸出，三態(tài)）：地址/狀態(tài)復用線。 BHE*/S7 （輸出，三態(tài)）：為高8位數據總線允許狀態(tài)復用引腳。8086有16根數據線，可以用高8位數據線傳送一個字節(jié)，也可以用低8位數據線傳送一個字節(jié)，還可以一次傳送一個字， BHE*是用來區(qū)分這幾類傳

13、輸的。,通過硬件連接，可使8086CPU有兩種工作方式：最大工作方式和最小工作方式。,一種數據傳輸的控制方式,什么是分時復用？,一個引腳在不同的時刻具有兩個甚至多個作用 最常見的總線復用是數據和地址引腳復用 總線復用的目的是為了減少對外引腳的個數 8086CPU的數據地址線采用了總線復用方法,二、控制線,1、RD*（輸出，三態(tài)） ：讀信號線，與M/IO*配合使用 。 2、WR*：寫信號線 。 3、M/IO*：存儲器或I/O端口訪問信號。,4、READY （輸入） ：準備就緒信號 。是由選中的存儲器或I/O端口送來的響應信號，當有效時（高電平），表示被訪問的存儲器或I/O端口已準備就緒，可完成一

14、次數據傳送。 5、INTR（輸入）：可屏蔽中斷請求信號 。 6、INTA*（輸出）：中斷響應信號 。 CPU向外輸出的中斷響應信號，用于對外部中斷源發(fā)出的中斷請求的響應。 7、NMI （輸入）：非可屏蔽中斷請求信號 。 8、TEST*（輸入）：測試信號，低電平有效。信號和WAIT指令配合使用。當CPU執(zhí)行WAIT指令時，CPU處于等待狀態(tài)，并且每隔5個T對該信號進行一次測試，一旦檢測到 TEST*信號為低，則結束等待狀態(tài)，繼續(xù)執(zhí)行WAIT指令下面的指令。WAIT指令是使CPU與外部硬件同步的，TEST*相當于外部硬件的同步信號。,9、RESET（輸入）：復位信號 ，輸入，高電平有效 。 10、

15、ALE（輸出）：地址鎖存允許信號 。 ALE下降沿鎖存地址。 11、DT/R*（輸出，三態(tài)）：數據發(fā)送/接收控制信號 。在使用8286或74LS245數據收發(fā)器的最小模式系統中，用DT/ R*來控制數據傳送方向。DT/ R*為低電平，進行數據接收（CPU讀），即收發(fā)器把系統數據總線上的數據讀進來。當CPU處在DMA方式時，此線浮空。 12、DEN*（輸出，三態(tài)）：數據允許信號 。在使用8286或74LS245數據收發(fā)器的最小模式系統中，允許收發(fā)器和系統數據總線進行數據傳送。,13、HOLD（輸入）：總線請求信號 。當系統中CPU之外的總線主設備要求使用總線時，通過HOLD引腳向CPU發(fā)出請求。

16、 14、HLDA（輸出）：總線請求響應信號 。當HLDA有效（高電平）時，表示CPU對總線請求主設備作出響應，同意讓出總線，與CPU相連的三態(tài)引腳都被浮置為高阻態(tài)。 15、MN/MX*：工作模式選擇信號。,三、其它,1、CLK：8086時鐘信號 。 2、Vcc：電源。8086用單一的+5V電壓。 3、GND：地線。,“引腳”小結,CPU引腳是系統總線的基本信號 可以分成三類信號： 16位數據線：D0D16 20位地址線：A0A19 控制線： ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND,2.3 8086CP

17、U的工作模式,當把8086CPU與存儲器和外設構成一個計算機系統時，根據所連的存儲器和外設的規(guī)模，8086具有兩種不同的工作模式，即最小模式和最大模式。8086到底工作在最大模式還是最小模式，由硬件設計決定。,最小模式硬件連接特點： MN/MX*接高電平（+5V），決定了8086工作在最小模式 有3片8282或74LS373，用來做地址鎖存器 當系統中所連存儲器和外設較多時，需要增加數據總線的驅動能力，要用兩片8286/8287作為總線（數據）收發(fā)器 有一片8284A，作為時鐘發(fā)生器,1.地址鎖存器8282或74LS373,具有三態(tài)輸出的TTL電平鎖存器 STB 電平鎖存引腳 OE* 輸出允許

18、引腳,8282,8282與8086的連接,74LS373,具有三態(tài)輸出的TTL電平鎖存器 LE 電平鎖存引腳 OE* 輸出允許引腳,2.數據收發(fā)器8286,8位雙向緩沖器 控制端連接在一起， 低電平有效 可以雙向導通 輸出與輸入同相,OE*0，導通 T1 AB T0 AB OE*1，不導通,3.時鐘發(fā)生器8284,最小模式的總線形成,（1）20位地址總線 采用3個三態(tài)地址鎖存器8282進行鎖存和驅動 （2）16位數據總線 采用2個數據收發(fā)器8286進行驅動 （3）系統控制信號 由8086引腳直接提供,AD15 AD8,T OE*,8286,D15 D8,BHE*,BHE*,2.4 8086CPU的基本總線控制時序,指令周期 執(zhí)行一條指令所需的時間。一個指令周期由一個或幾個總線周期組成。 總線周期 通過總線對存儲器或I/O接口進行一次訪問所需要的時間。一般包括4個時鐘周期。 時鐘周期 一個時鐘脈沖所持續(xù)的時間。 4個時鐘周期編號為T1、T2、T3和T4 總線周期中的時鐘周期也被稱作“T狀態(tài)” 等待周期： 是在一個總線周期的T3和T4之間，CPU根據