![DDS模塊使用說明[深層薈萃]_第1頁](http://file1.renrendoc.com/fileroot_temp2/2020-12/29/c9813db1-6af8-4d1d-89fe-673def8d01c1/c9813db1-6af8-4d1d-89fe-673def8d01c11.gif)
![DDS模塊使用說明[深層薈萃]_第2頁](http://file1.renrendoc.com/fileroot_temp2/2020-12/29/c9813db1-6af8-4d1d-89fe-673def8d01c1/c9813db1-6af8-4d1d-89fe-673def8d01c12.gif)
![DDS模塊使用說明[深層薈萃]_第3頁](http://file1.renrendoc.com/fileroot_temp2/2020-12/29/c9813db1-6af8-4d1d-89fe-673def8d01c1/c9813db1-6af8-4d1d-89fe-673def8d01c13.gif)
下載本文檔
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、DDS1模塊功能:DDS模塊主要采用AD9850、AD812、125MHz有源晶振等器件,DDS是新一代的信號產(chǎn)生方式,它把一系列數(shù)字量形式的信號通過DAC轉(zhuǎn)換成模擬量形式的信息。它的工作方式是利用高速存儲器作查詢表,然后通過高速DAC產(chǎn)生已經(jīng)用數(shù)字形式存入的波形。與其他頻率合成方法相比,DDS具有頻率轉(zhuǎn)換時間短、頻率分辨率高、輸出相位連續(xù)、可編程、全數(shù)字化儀與集成等突出優(yōu)點。本模塊原理圖見圖1。 圖 12主要器件:(1) AD9850:(a)器件功能:AD9850是AD公司生產(chǎn)的采用先進的CMOS技術(shù)的直接頻率合成器,主要由可編程DDS系統(tǒng)、高性能模數(shù)變換器(DAC)和高速比較器三部分構(gòu)成,
2、能實現(xiàn)全數(shù)字編程控制的頻率合成,并且有時鐘產(chǎn)生功能,能產(chǎn)生最高125MHZ的時鐘頻率,功耗低。它采用32位的相位累加器將信號截斷成14位輸入到正弦查詢表,查詢表的輸出再被截斷成10位后輸入到DAC,DAC再輸出兩個互補的電流。DAC滿量程輸出電流通過一個外接電阻REST調(diào)節(jié),調(diào)節(jié)關(guān)系為Iset=32/(1.248V/RSET)。(b) 器件引腳:AD9850引腳圖如圖2所示。D0D7:8比特數(shù)據(jù)輸入端。這是一個用于重復(fù)輸入32比特頻率和8比特相位/控制字的8比特數(shù)據(jù)輸入端,D7是最高位,它還是40比特串行數(shù)據(jù)輸入端口。DGND:數(shù)字電路地。DVDD:數(shù)字電路電源。W_CLK:控制字輸入時鐘。此
3、時鐘用來控制并行或串行輸入頻率/相位控制字。FQ_UD:頻率更新時鐘。在此時鐘的上升沿,DDS將刷新已輸入到數(shù)據(jù)輸入寄存器中的頻率(或相位)字,是輸入數(shù)據(jù)寄存器歸。 CLKIN:參考時鐘輸入。AGND:模擬電路地。AVDD:模擬電路電源。Rset:DAC外部電阻Rset連接處。 QOUTB:輸出為補充,是比較器的補充輸出。圖QOUT:輸出為真。是比較器的真正輸出。RESET:重新設(shè)置。IOUT:DAC的模擬電源輸出。IOUTB:DAC的互補模擬出 。DACBL:DAC基準線。是DAC基準電壓參考。 VINP:不轉(zhuǎn)換電平輸入。是比較器的同相輸入。 VINN:轉(zhuǎn)換電平輸入。是比較器的反相輸入。(C
4、)工作原理:AD9850有40位控制字,32位用于頻率控制,5位用于相位控制,1位用于電源休眠控制,2位用于選擇工作方式。這40位控制字可通過并行的方式或串行方式輸入到AD9850。并行輸入方式(如圖3):圖3 AD9850并行輸入工作時序圖在并行裝入方式中,通過8位總線D0D7可將數(shù)據(jù)輸入到寄存器,在重復(fù)5次之后再在FQ_UD上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器(更新DDS輸出頻率和相位),同時把地址指針復(fù)位到第一個輸入寄存器。接著在W_CLK的上升沿裝入8位數(shù)據(jù),并把指針指向下一個輸入寄存器,連續(xù)5個W_CLK上升沿后,W_CLK的邊沿就不再起作用,直到復(fù)位信號或FQ_
5、UD上升沿把地址指針復(fù)位到第一個寄存器。串行方式(如圖4):圖4 AD9850串行輸入工作時序圖在串行輸入方式,W_CLK上升沿把25引腳的一位數(shù)據(jù)串行移入,當移動40位后,用一個FQ_UD脈沖既可更新輸出頻率和相位。(2)AD812(a)器件功能:AD812是正、負電源供電的雙集成運放。它內(nèi)部包含兩個集成運放,每個運放的輸入和輸出電壓符號可以相反。(b) 器件引腳:AD812引腳圖如圖所示。OUT1:第1個運放的輸出端。-IN1:第1個運放的負輸入端。+IN1:第1個運放的正輸入端。圖V-:接負電源。-IN2:第2個運放的負輸入端。+IN2:第2個運放的正輸入端。OUT2:第2個運放的輸出端。V+:接正電源。3.接口說明開關(guān)量模塊的PCB圖如圖,實物圖如圖。圖圖實物圖中單片機模塊上的外圍接口說明如下:PWR:接電源。AGND:模擬信號地。DGND:數(shù)字信號地。RST:重新設(shè)置。WCLK:控制字輸入時鐘。此時鐘用來控制并行或串行輸入頻率/相位控制字。FQUD:頻率更新時鐘。在此時鐘的上升沿,DDS將刷新已輸入到數(shù)據(jù)輸入寄存器中的頻率(或相位)字,是輸入數(shù)據(jù)寄存器歸。D0D7:8比特數(shù)據(jù)輸入端。這是一個用于重復(fù)輸入32比特頻率和8比特相位/控
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2025版:《某某水電工程合同條件》(正式稿)
- 2024年揚州市江都區(qū)教育系統(tǒng)事業(yè)單位招聘教師真題
- 2024年沁陽市市屬事業(yè)單位考試真題
- 閑置物品寄售合同范本
- 總復(fù)習 數(shù)與代數(shù)應(yīng)用題(教案)一年級上冊數(shù)學(xué)北師大版
- 2015年浙江省杭州市中考數(shù)學(xué)試卷(含解析版)
- 簡單的分數(shù)乘法實際問題 (教案)-六年級上冊數(shù)學(xué)蘇教版
- 地理西亞第二課時課件-2024-2025學(xué)年七年級地理下學(xué)期(人教版2024)
- 國旗桿制作合同范本
- 3.2-3.4石膏、水玻璃、鎂質(zhì)
- 第七講推動構(gòu)建新時代的大國關(guān)系格局-2024年形勢與政策(課件)
- 云南省2021年中考生物試題帶解析
- 商業(yè)項目建造標準
- 乙酰氯安全技術(shù)說明書MSDS
- 2024北京高考政治試卷(真題+答案)
- 2024年江蘇省宿遷市泗陽縣中考數(shù)學(xué)一模試卷
- 【抖音直播帶貨發(fā)展中存在的問題及對策(任務(wù)書+開題報告)3400字】
- 建筑施工企業(yè)主要負責人(A類)題庫與參考答案
- 2024年低壓電工資格考試必考重點題庫及答案(完整版)
- 湖南省張家界市慈利縣2023-2024學(xué)年三年級下學(xué)期期中考試數(shù)學(xué)試題
- 2024年北京市燕山區(qū)九年級(初三)一模英語試卷及答案
評論
0/150
提交評論