數(shù)字電子技術(shù)基礎(chǔ)(第五版)復(fù)習(xí)PPT優(yōu)秀課件

1、1,數(shù)字電子技術(shù)基礎(chǔ),向 臘,懷化學(xué)院,電話QQ： 2322534,總復(fù)習(xí),2,第1章 邏輯代數(shù)基礎(chǔ),1.1 數(shù)制和碼制,考點： 數(shù)制碼制（二進(jìn)制、十進(jìn)制和十六 進(jìn)制相互轉(zhuǎn)換、8421碼、余3碼編碼）。 十二進(jìn)制轉(zhuǎn)換 分整數(shù)和小數(shù)兩部分： 整數(shù)部分除以2取余，小數(shù)部分乘以2取整。 ！注意： 由高位指向低位整數(shù)部分箭頭向上,小數(shù)部分箭頭向下。 ( S ) 10 = k n 2 n + k n 1 2 n 1 + k n 2 2 n 2 L + k 1 2 1 + k 0 2 0 = 2 ( k n 2 n 1 + k n 1 2 n 2 + L + k 1 ) + k

2、0 數(shù)字電子技術(shù)基礎(chǔ),3,2 )2( ) ( 2 2 23110 1 2 + + += mkS k k k L 同理,2( 2 2 2 ) ( 2 2 )12 32312 + + + = + + mmk k k k k kLL ,數(shù)字電子技術(shù)基礎(chǔ),小數(shù)部分的轉(zhuǎn)換：乘2取整法。, m +1,(S )10 = k1 21 + k 2 22 + L + k m 2 m 左右同乘2：,m+1 m+2,同理，若將十進(jìn)制數(shù)轉(zhuǎn)換成任意 R進(jìn)制數(shù),(N)R，則整數(shù)部分轉(zhuǎn)換采用除 R取余法；小,數(shù) 部 分 轉(zhuǎn) 換 采 用 乘 R取 整 法 。,4,數(shù)字電子技術(shù)基礎(chǔ),二十六進(jìn)制轉(zhuǎn)換,四位二進(jìn)制數(shù)對應(yīng)一位十六進(jìn)制數(shù)

3、。,2-16進(jìn)制：從 小數(shù)點 開始分別向左、向右 將 二 進(jìn) 制 數(shù) 按 每 四 位 一 組 分 組 (不 足 四位補(bǔ) 0)，然后寫出每一組等值的十六進(jìn)制數(shù)。,16-2進(jìn)制 :采用與二十六進(jìn)制轉(zhuǎn)換相反 的步驟，即只要按原來順序?qū)⒚恳晃皇?進(jìn)制數(shù)用相應(yīng)的四位二進(jìn)制數(shù)代替即可。,5,數(shù)字電子技術(shù)基礎(chǔ),八進(jìn)制與二進(jìn)制轉(zhuǎn)換,八進(jìn)制轉(zhuǎn)換為二進(jìn)制時將每位八進(jìn)制數(shù)展開成,三位二進(jìn)制數(shù)，排列順序不變即可。,八進(jìn)制的基數(shù) 8=23 ，可將三位二進(jìn)制數(shù)表示,一位八進(jìn)制數(shù)，即 000 111 表示 0 7。二進(jìn)制轉(zhuǎn) 換為八進(jìn)制時，由小數(shù)點開始，整數(shù)部分自右向 左，小數(shù)部分自左向右，三位一組，不夠三位的添 零補(bǔ)齊，

4、則每三位二進(jìn)制數(shù)表示一位八進(jìn)制數(shù)。,例 ： (10110.011)B = (26.3)O,例： (752.1)O= (111 101 010.001)B,6,數(shù)字電子技術(shù)基礎(chǔ),1、原碼,在數(shù)字電路和計算機(jī)系統(tǒng)中，二進(jìn) 制數(shù)的正、負(fù)用0、1表示，稱為原 碼或機(jī)器碼。,2、補(bǔ)碼,正數(shù)的原碼、反碼、補(bǔ)碼一樣！,7,BCD代碼 ：用4位二進(jìn)制數(shù)碼表示1位十進(jìn)制數(shù)時所 采用的代碼。 所謂的 8421碼，就是指各位的權(quán)重是 8, 4, 2, 1，其中 10101111等六種狀態(tài)是不用,的，稱為禁用碼。 不能省略！ （1985）10 =（0001 1001 1000 0101）8421BCD,格雷碼：任意兩

5、個相鄰的數(shù)所對應(yīng)的代碼之 間只有一位不同，其余位都相同。 數(shù)字電子技術(shù)基礎(chǔ),8,1.2,邏輯代數(shù)基礎(chǔ),考點： 1.邏輯運算（與、或、非、同或、異或 運算及符號），會看運算符號是后面的基礎(chǔ)。 必須掌握 2. 邏輯函數(shù)表示及化簡（基本定理、表示方 法、公式化簡法、卡諾圖化簡）必須掌握 分清對偶定理與反演定理 記住常用公式 卡諾圖化簡尤其注意無關(guān)項的化簡。 數(shù)字電子技術(shù)基礎(chǔ),9,A A A A = ,01定律 ： 0 A=0, 1 A=A 0 + A=A, 1 + A=1 重疊律 ： A A=A, A + A=A,互補(bǔ)律 ： A A = 0,A + A = 1,交換律 ： A+B=B+A， A B=

6、B A 結(jié)合律 ： A+(B+C)=(A+B)+C， A (B C)=(A B) C 分配律 ： A(B+C)=A B+A C， A+B C=(A+B) (A+C),反演律 ：A B = A + B， A+B= A B 還原律 ： A = A,DeMorgan s Theorem,A B = AB + A B,A B = AB + A B,0 A,(A的個數(shù)為偶數(shù)) (A 數(shù)字電子技術(shù)基礎(chǔ),的個 為奇 ),10,(5) A( A + B) = A (6) A A B = AB , A A B = A 數(shù)字電子技術(shù)基礎(chǔ),(4) AB + A C + BC = AB + A C,(2) A + A

7、 B = A + B (3) AB + AB = A,(1) A + AB = A,吸收法,消因子法 并項法,消項法,11,數(shù)字電子技術(shù)基礎(chǔ),反演定理與對偶定理相同：,0 1 ， 1 0 ， + ， + ,反演定理與對偶定理區(qū)別：,反演定理還需將 A A, A A,得到的結(jié)果是原函數(shù)的非,若兩邏輯式相等,則它們的對偶式也相等。,12,數(shù)字電子技術(shù)基礎(chǔ),邏輯函數(shù)的卡諾圖化簡法 構(gòu)成卡諾圖的原則是： N變量的卡諾圖有2 N 個小方塊（最小項）； 最小項排列規(guī)則：幾何相鄰的必須邏輯相鄰。,BC A,00,01,11 10,0 1,AB,CD,00 01 11,10,00,01 11 10,三變量卡諾

8、圖,四變量卡諾圖,13,數(shù)字電子技術(shù)基礎(chǔ),圈組技巧(防止多圈組的方法), 先圈孤立的1；, 再圈只有一種圈法的1； 最后圈大圈；, 檢查：每個圈中至少有一個1未被,其它圈圈過。,14,例,用卡諾圖化簡邏輯函數(shù),Y(A、B、C、D)=m(0,1,2,3,4,5,6,7,8,10,11) 解： A BC BD Y = A + BC + B D 數(shù)字電子技術(shù)基礎(chǔ),15,數(shù)字電子技術(shù)基礎(chǔ),無關(guān)項在化簡中的應(yīng)用,采用卡諾圖化簡函數(shù)時，可以利用無關(guān)項 來擴(kuò)大卡諾圈：如果加后矩形框增大，則 視為1；否則為0。,16,AB,01,CD 00 00 01 11 10,AB,CD 00 00 01 11 10,A

9、 B C D F 0 0 0 0 0 0 0 0 1 0,0 0 0 0 0 0 1,0 0 1 1 1 1 0,1 1 0 0 1 1 0,0 1 0 1 0 1 0,0 0 0 1 1 1 1,1,0,0,1,1,1 1 1 1 1 1,0 0 1 1 1 1,1 1 0 0 1 1,0 1 0 1 0 1,X X X X X X,F = ABC + ABD + ABC,例：用 8421BCD碼表示一位十進(jìn)制數(shù)X, 當(dāng)x5時，輸出F = 1，否則輸出F =0， 求 F 的最簡與或式。,01 11 10 ABC ABD ABC,解 ： 依 題 意 列 真 值 表 。 由真值表寫出 F 表達(dá)式

10、： F = m (5 9) + d (10 15) 不考慮無關(guān)項的化簡 考慮無關(guān)項的化簡,11 10 A BD BC,F = A + BD + BC 數(shù)字電子技術(shù)基礎(chǔ),17,第2章,門電路,考點： 1.三極管的開關(guān)特性、截止工作狀態(tài)和 飽 和 狀 態(tài) （ 狀 態(tài) 判 定 、 開 啟 電 壓0.7 、深 度 飽 和 時 集 電 極 和 發(fā) 射 極 間 電 壓0.1 0.3） 2. TTL門電路（工作原理、根據(jù)電路圖分析 邏 輯 函 數(shù) 及 功 能 、OC 門 與TS 門 原 理 及 應(yīng)用） 3. COMS門電路（同TTL） 數(shù)字電子技術(shù)基礎(chǔ),18,第3章,組合邏輯電路,考點： 1.組合邏輯電路設(shè)

11、計方法（判斷輸入（輸 出）、真值表、函數(shù)式（化簡）、電路圖）解題的 時候一步一步求解，還不明白解題步驟的同學(xué)請參 考課件。 2中規(guī)模集成電路（編碼器、譯碼器、數(shù)據(jù)選擇 器、加法器、比較器）明確上述集成電路的功能 （輸入、輸出、實現(xiàn)的功能、常用片子的管腳功 能）給出一個片子會進(jìn)行連線設(shè)計 3競爭冒險現(xiàn)象（檢查方法） 關(guān)于前四章，考題的難度不會大于期中考試的難度 數(shù)字電子技術(shù)基礎(chǔ),19,數(shù)字電子技術(shù)基礎(chǔ),設(shè)計電路,分析電路,數(shù)字電路邏輯圖邏輯函數(shù)式 真值表分析邏輯功能。,實際問題真值表邏輯函數(shù)式 邏輯圖設(shè)計完成數(shù)字電路。,注意：需要對求得的邏輯函數(shù)式進(jìn)行化簡,20,數(shù)字電子技術(shù)基礎(chǔ),編碼器 n位二

12、進(jìn)制代碼可以表示 2n個對象或信號。 普通編碼器：任何時刻只允許輸入一個編碼信號 優(yōu)先編碼器：允許多個輸入信號同時有效，但它 只按其中優(yōu)先級別最高的有效輸入信 號編碼 3-8譯碼器：表達(dá)式,Y0=A2A1A0,Y1=A2A1A0,Y7=A2A1A0,Y0Y7是 A、 B、 C全部最小項的譯碼輸出,，亦稱 最小項譯碼器。,21,數(shù)字電子技術(shù)基礎(chǔ),A0,A 1 A2 S3,S2,S1,Y7,地,VCC Y0,Y1 Y2,Y3 Y4 Y5,Y6,74HC138,16,15,14,13,12,11,10,9,5,6,7,8,1,2,3,4,A2 A0是譯碼器輸入端， Y0 Y7是譯碼器輸出端。 且 低

13、 電 平 有 效 。 S2 S3 S1為 三 個 片 選 輸 入 端 ， 只 有當(dāng)它們分別為 0、 0、 1，譯碼器才正常譯碼；否則不論 A2 A0為何值， Y0 Y7都輸出高電平。,低電平有,效輸出,三位二進(jìn),制代碼,22,數(shù)字電子技術(shù)基礎(chǔ),實現(xiàn)方法：,（1）把函數(shù)式化為最小項之和的形式。,（2）設(shè)定函數(shù)變量與譯碼器輸入端的對應(yīng)關(guān)系。 （3）把函數(shù)式變換為與譯碼器輸出相吻合的形式。 （3）附加必要的門（或門或與非門),畫出邏輯圖。,依據(jù)： 當(dāng)控制端為有效電平時，若譯碼器輸入端接,邏輯變量，在譯碼器的輸出端則可得到輸入 變量的全部最小項。,n位二進(jìn)制譯碼器的輸出給出了 n變量的全部 最小項。通

14、過附加必要的門，可獲得任意形 式 數(shù) 量 不 大 于 n的 組 合 邏 輯 函 數(shù) 。,用譯碼器設(shè)計組合邏輯電路,23,0,+ m 4 + m 7,Y1 =, m(0,4,7) = m,= m0 + m4 + m7 = m0 m4 m7 = Y0 Y4 Y7, m(0,1,2,3),Y2 =,= Y0 Y1 Y2 Y3 數(shù)字電子技術(shù)基礎(chǔ),原理: (1) 任何一個邏輯函數(shù)可以寫成表達(dá)式Y(jié)= m i ； (2) 二進(jìn)制譯碼器可產(chǎn)生n個變量的所有2 n 個m i 。 所以，譯碼器加或門（譯碼器輸出低電平時用與非門）可實現(xiàn)。 例 1 試用 38譯碼器實現(xiàn)函數(shù)： Y1 = m(0,4,7) Y2 = m

15、(0,1,2,3),24,Y2 = Y0 Y1 Y2 Y3,數(shù)字電子技術(shù)基礎(chǔ),S 1 S 2 S 3 1,A2 A1 A0 A B C Y1 = Y0 Y4 Y7,Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138,&,Y 1,&,Y2,25,四 選 一,D0 輸 D1 入 D2 D3,Y,輸 出,A0 A1 選擇控制（地址控制） 數(shù)字電子技術(shù)基礎(chǔ),Y,選擇控制,（ 多路開關(guān) ） 有2n個數(shù)據(jù)輸入端，一個輸出 端，用Ai控制，把其中的某個 輸入信號送到輸出端。,D0 D1 D2 D3,Ai,數(shù)據(jù)選擇器 從一組數(shù)據(jù)中選擇出某一數(shù)據(jù) 1. 數(shù)據(jù)選擇器工作原理,26,數(shù)字電子技術(shù)基礎(chǔ),4

16、選1數(shù)據(jù)選擇器表達(dá)式：,Y=(D0A1A0+D1A1A0+D2A1A0 +D3A1A0)S,8選1數(shù)據(jù)選擇器表達(dá)式：,Y = D0(A2A1A0） +D1 (A2A1A0） + +D7 (A2A1A0）,27,Y=AB=AB+AB。,數(shù)字電子技術(shù)基礎(chǔ),A,D0 D1 D2 D3 S,Y,A0 A1 Y,例：用四選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù),B Y=A1A0D0 + A1A0D1+A1A0 D2 +A1A0D3 1 若AA1，BA0， 則D0D30，D1D21,用數(shù)據(jù)選擇器設(shè)計組合邏輯電路 組合邏輯函數(shù)：Y m i 若S1，A i 作為輸入變量， Y m i D i ，所以可以方便的實現(xiàn)n個變量的

17、組合電路。,28,數(shù)字電子技術(shù)基礎(chǔ),用具有n位地址的選擇器，可以產(chǎn)生輸入變,量數(shù)不大于n+1的組合邏輯函數(shù)。,實現(xiàn)方法 ： （1）把函數(shù)式變換為與選擇器表達(dá)式完全對,應(yīng)的形式。,（2）兩式相對照，找出變量對應(yīng)關(guān)系。,（3）畫邏輯圖。,29,數(shù)字電子技術(shù)基礎(chǔ),若用八選一數(shù)據(jù)選擇器CC4512實現(xiàn)上述三變量邏輯函數(shù),Y=D0A2A1A0+ D1A2A1A0 + D2A2A1A0 + D3A2A1A0+ D4A2A1A0 + D5A2A1A0 + D6A2A1A0 + D7A2A1A0,1,0,CC4512輸出Y的邏輯函數(shù)式為,Z,D5,D0 A2 A1 A0,A B C,D6 D7 DIS INH

18、,Y,控制端,D1 D2 D3 D4 CC4512,高電平,Z = A BC+ AC+ABC,D0=D3=D5=D7=1 D1=D2=D4=D6=0,30,第4章,觸發(fā)器,考點： 1. 觸發(fā)器的功能和特點（2個穩(wěn)態(tài)、具 有存儲功能） 2.SR鎖存器、電平SR觸發(fā)器、主從JK觸發(fā)器 工作原理和工作特性表（即動作特點）會畫波 形圖 做題的時候請仔細(xì)留意題目給出的是什么觸發(fā) 器，會根據(jù)圖形符號識別觸發(fā)器，能夠掌握書 上P229例5.4.3就表示掌握本章了。 數(shù)字電子技術(shù)基礎(chǔ),31,數(shù)字電子技術(shù)基礎(chǔ),考點： 3.對于邊沿觸發(fā)器其特點是輸出結(jié)果僅由有,效的邊沿信號到來時刻的輸入信號的狀態(tài)決定，因 此可以

19、僅根據(jù)有效時間沿輸入信號進(jìn)行判斷就可以 了。,4 觸發(fā)器邏輯功能分類、特性方程（SR觸發(fā)器 JK觸 發(fā)器 D觸發(fā)器 T觸發(fā)器 T/觸發(fā)器）必須掌握，尤其 是特性方程,注意按邏輯功能分類的觸發(fā)器必須是時鐘控制的觸 發(fā)器。,32,數(shù)字電子技術(shù)基礎(chǔ),觸發(fā)器邏輯符號比較,CP CP,主從型，上升沿觸發(fā) 邊緣型，下降沿觸發(fā),CP 同步型，正電位觸發(fā) CP 邊緣型，上升沿觸發(fā),33,數(shù)字電子技術(shù)基礎(chǔ), 邏輯符號,“ ”表示邊沿觸發(fā)方式, “ ”表示主從觸發(fā)方式,非號 “ ”：表示低電平有效,加 小 圓 圈 “ ”： 表 示 低 電 平 有 效 觸 發(fā) 或 下 降,沿有效觸發(fā),不 加 小 圓 圈 “ ”：

20、表 示 高 電 平 有 效 觸 發(fā) 或 上,升沿有效觸發(fā) 。,觸發(fā)器的兩要素,1邏輯功能,描述方法：邏輯符號、特性表、特性方程,34,數(shù)字電子技術(shù)基礎(chǔ), 特性表,35,數(shù)字電子技術(shù)基礎(chǔ),(3) 特性方程,36,數(shù)字電子技術(shù)基礎(chǔ),(1) 基本SR觸發(fā)器,直 接 電 平 觸 發(fā) （ 低 電 平 有 效/ 高 電 平 有 效 ） ， 無,CLK,(2) 同步觸發(fā),CLK 的（高/低）電平期間觸發(fā)，,在整個電平期間接收信號SR/JK/D/T，,在整個電平期間狀態(tài)相應(yīng)更新，所以存在空翻。,2. 觸發(fā)方式,(3) 邊沿觸發(fā),只在 CLK 的或邊沿觸發(fā)，,只在 CLK 的或邊沿接收信號SR/JK/D/T，

21、只在 CLK 的或邊沿狀態(tài)更新，克服了空翻。,37,數(shù)字電子技術(shù)基礎(chǔ),(4) 主從觸發(fā),有主、從兩個觸發(fā)器，在 CP 的高/低電平期間交,替工作、封鎖，,只 在 CP 的 高 電 平 期 間 （ 或 低 電 平 期 間 ） 接 收 信號SR/JK/D/T，,只在 CP 的或邊沿總的輸出狀態(tài)更新。,集成觸發(fā)器中常見的直接置0和置1端,R D ：直接（異步）置0端 S D ：直接（異步）置1端，,非號：低電平有效，,直接（異步）：不受CP的影響。,38,= J Q + KQ,數(shù)字電子技術(shù)基礎(chǔ),JK觸發(fā)器 ：邏輯功能最完善 D觸發(fā)器 ：單端輸入，使用最方便,1. JK RS觸發(fā)器,n,n,Q,n +

22、1,n,Q,= S + RQ,n +1,令 ： J = S， K = R,39,= J Q + KQ,= D = DQ + DQ,= T Q + TQ,數(shù)字電子技術(shù)基礎(chǔ),2. JK D觸發(fā)器,Q,n +1,n,n,Q,n +1,n,n,3. JK T觸發(fā)器,n,n,Q,n +1,Q n +1 = J Q n + KQ n,令 ： J = K T,令 ： J = D， K D,40,4. JK T觸發(fā)器,Q n +1 = J Q n + KQ n Q n +1 = Q n,5. D T觸發(fā)器,Q n +1 = D Q n +1 = Q n 數(shù)字電子技術(shù)基礎(chǔ),令 ： J = K 1,令： D =

23、Q n,41,【例】 邊沿觸發(fā)器組成的電路如圖所示，已知其輸入波形， 試分別畫出Q1、Q2端的波形。 設(shè)電路初態(tài)均為0。,1,2,3,4,5,CP,Q1,Q2,C,C1 1D,A,Q1,CP &,Q2,1J RD C1 1K,A B,C,=1 =1,CP,1,A B Q1n +1 = D = AQ1,J = A B , K = A B Q n + 1 = J Q 2 + K Q 2 = ( A B ) Q 2 + ( A B數(shù)字電子技術(shù)基礎(chǔ),2 Q = A B) 2,42,數(shù)字電子技術(shù)基礎(chǔ),第5章 時序邏輯電路,考點： 1.時序邏輯電路的分析（電路輸出方程、驅(qū),動方程、狀態(tài)方程、狀態(tài)轉(zhuǎn)換圖/表

24、、會分析邏輯功 能、時序圖）必須掌握,2.常用時序邏輯電路（寄存器（移位）、計數(shù)器） 明確上述邏輯電路的功能（寄存、計數(shù)），對于 常用161、160片子須知道是什么片子（161為4位二 進(jìn)制加法同步計數(shù)器、160同步十進(jìn)制加法計數(shù) 器），記住管腳分別代表的功能，會連線。,43,數(shù)字電子技術(shù)基礎(chǔ),考點： 計數(shù)器：加法計數(shù)器、減法計數(shù)器以及可逆,計數(shù)器；同步計數(shù)器（二進(jìn)制計數(shù)器、十進(jìn)制計數(shù) 器、任意進(jìn)制計數(shù)器的設(shè)計）以及異步計數(shù)器其中 同步計數(shù)器更為重要，任意進(jìn)制的計數(shù)器設(shè)計必須 掌握，同時設(shè)計時注意進(jìn)位信號的輸出。,3時序邏輯電路的設(shè)計方法（邏輯抽象、狀態(tài)轉(zhuǎn)換 圖/表（狀態(tài)化簡、狀態(tài)編碼、畫次態(tài)

25、/輸出卡諾 圖、化簡求狀態(tài)方程、驅(qū)動方程、畫邏輯圖）課件 上例題必須掌握。,注意求解時，明確步驟，逐步求解，尤其是狀態(tài),化簡一定不要忽略。,44,數(shù)字電子技術(shù)基礎(chǔ),時序邏輯電路與組合邏輯電路的區(qū)別：,時序電路在任一時刻的輸出不僅取決于該時刻 的輸入信號，而且與電路過去所處的狀態(tài)有關(guān)。,按輸出信號的特點分類,（1）Mealy（米利）型：輸出取決于電路的狀態(tài)和輸,入 Y(tn)=FX(tn),Q(tn),（2）Moore（穆爾）型：輸出僅僅取決于電路的狀態(tài) Y(tn)=FQ(tn),45,數(shù)字電子技術(shù)基礎(chǔ), 根據(jù)邏輯圖寫出時序電路的各觸發(fā)器的驅(qū)動,方程和輸出方程。, 根據(jù)已求出的驅(qū)動方程和所用觸發(fā)

26、器的特征,方程， 獲得時序電路的狀態(tài)方程。, 根據(jù)時序電路的狀態(tài)方程和輸出方程，建立 狀態(tài)轉(zhuǎn)移表， 進(jìn)而畫出狀態(tài)圖和波形圖等。, 分析電路的邏輯功能,并檢查是否能自啟動。,時序邏輯電路的分析方法,同步時序電路的分析步驟：,46,任意進(jìn)制計數(shù)器的構(gòu)成方法,1. M N,方法： 置零法（復(fù)位法），置數(shù)法（置位法）,設(shè)計數(shù)器的最大計數(shù)值為N，若要得到一個M(N)進(jìn)制的 計數(shù)器，則只要在N進(jìn)制計數(shù)器的順序計數(shù)過程中，設(shè)法 使之跳過(N-M)個狀態(tài)，只在M個狀態(tài)中循環(huán)就可以了。,采 用置 零法或置數(shù)法設(shè)計任意進(jìn)制計數(shù)器需要,經(jīng)過以下三個步驟：, 選擇計數(shù)器的計數(shù)范圍，確定初態(tài)和末態(tài)； 確定產(chǎn)生清0或置數(shù)

27、信號的譯碼狀態(tài)，然后根,據(jù)譯碼狀態(tài)設(shè)計譯碼反饋電路；, 畫出M進(jìn)制計數(shù)器的邏輯電路。 字電子技術(shù)基礎(chǔ),47,數(shù)字電子技術(shù)基礎(chǔ),2、MN,必須用多片N進(jìn)制計數(shù)器組合起來，才能構(gòu)成M進(jìn)制計數(shù)器。,各級之間的連接方式分為：,串行進(jìn)位方式、并行進(jìn)位方式、整體置零方式和整體置數(shù)方式,若M可分解為M=N 1 N 2 ，可用串行進(jìn)位或并行進(jìn)位方式將N1進(jìn)制,和N 2 進(jìn)制的計數(shù)器連接起來。,串行進(jìn)位方式：低位片的進(jìn)位輸出信號作為高位片的時鐘輸入 。,并行進(jìn)位方式：低位片的進(jìn)位輸出信號作為高位片的工作狀態(tài),控制信號（使能），兩片的時鐘輸入端同時接 輸入信號。,48,數(shù)字電子技術(shù)基礎(chǔ),一、邏輯抽象，畫出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表 1.分析邏輯問題，確定