第三章TTL門電路.ppt

1、TTL門電路（三極管-三極管邏輯電路）,一、雙極型三極管的開關(guān)特性,1、結(jié)構(gòu)：一個(gè)獨(dú)立的雙極型三極管由管芯、三個(gè)引出電極和外殼組成。 基極b、集電極c、發(fā)射極e,一、雙極型三極管的開關(guān)特性,2、輸入、輸出特性,3、三極管的三種工作狀態(tài) NPN,飽和區(qū)：IC受VCE顯著控制的區(qū)域，該區(qū)域內(nèi)VCE的 數(shù)值較小，一般VCE0.7 V(硅管)， 深度飽和狀態(tài)VCE(sat) 0.2V以下。,截止區(qū)：IC接近零的區(qū)域，IB=0的曲線的下方。,三極管工作在飽和狀態(tài)的電流條件為： IB IBS 電壓條件為：,放大區(qū)：IC平行于VCE軸的區(qū)域，曲線基本 平行等距。,三極管PN結(jié)四種偏置方式組合,4、雙極型的三

2、極管基本開關(guān)電路,5、雙極型三極管的動(dòng)態(tài)開關(guān)特性,三極管內(nèi)部電荷的建立和消散都需要一定的時(shí)間,iC的變化滯后于vI的變化。,6、三極管反相器,接入電阻R2和負(fù)電源VEE，即使輸入的低電平信號(hào)稍大于零也能使三極管的基極為負(fù)電位，從而使三極管可靠的截止。,P115 例3.5.1 在圖3.5.7所示的反相器電路中,若VCC=5V，VEE= -8V，RC=1K，R1=3.3K，R2=10K，三極管的電流放大系數(shù)=20， 飽和壓降VCE（sat）=0.1V，飽和導(dǎo)通內(nèi)阻RCE（sat）=20，輸入的高、低電平分別為VIH=5V、VIL=0V，試計(jì)算輸入高、低電平時(shí)對(duì)應(yīng)的輸出電平，并說明電路參數(shù)的設(shè)計(jì)是否

3、合理。,雙極型三極管工作狀態(tài)的計(jì)算,P115 例3.5.1 在圖3.5.7所示的反相器電路中,若VCC=5V，VEE= -8V，RC=1K，R1=3.3K，R2=10K，三極管的電流放大系數(shù)=20，飽和壓降VCE（sat）=0.1V，飽和導(dǎo)通內(nèi)阻RCE（sat）=20，輸入的高、低電平分別為VIH=5V、VIL=0V，試計(jì)算輸入高、低電平時(shí)對(duì)應(yīng)的輸出電平，并說明電路參數(shù)的設(shè)計(jì)是否合理。,當(dāng)vI=VIL=0V時(shí)，,b-e結(jié)上是反向電壓，三極管截止，iC=0,vO=VCC=5V。,P115 例3.5.1 在圖3.5.7所示的反相器電路中,若VCC=5V，VEE= -8V，RC=1K，R1=3.3K

4、，R2=10K，三極管的電流放大系數(shù)=20，飽和壓降VCE（sat）=0.1V，飽和導(dǎo)通內(nèi)阻RCE（sat）=20，輸入的高、低電平分別為VIH=5V、VIL=0V，試計(jì)算輸入高、低電平時(shí)對(duì)應(yīng)的輸出電平，并說明電路參數(shù)的設(shè)計(jì)是否合理。,K,當(dāng)vI=VIH=5V時(shí)，,b-e結(jié)導(dǎo)通，VBE=0.7V,iBIBS，故三極管處于深度飽和狀態(tài)，輸出vO=VCE(sat) 0V,TTL反相器,1、TTL反相器的電路結(jié)構(gòu)、工作原理,倒相級(jí)由雙極型三極管T2、R2、R3組成。,D1:輸入端鉗位二極管,可抑制輸入端可能出現(xiàn)的負(fù)極性干擾脈沖,也可防止輸入電壓為負(fù)時(shí)T1的發(fā)射極電流過大,起到保護(hù)作用. D2:確保T

5、5飽和導(dǎo)通時(shí)T4可靠地截止.,A(vI),T1發(fā)射結(jié),vB1,T2,T4,T5,Y(vO),0.2V,導(dǎo)通,0.9v,截止,導(dǎo)通,截止,3.4v,3.4V,導(dǎo)通,4.1v,導(dǎo)通,截止,導(dǎo)通,0.2v,?,T1集電結(jié),截止,導(dǎo)通,2 .1V,設(shè)Vcc=5V, vIH = 3.4V, vIL = 0.2V, PN結(jié)的導(dǎo)通電壓為0.7V。,0,0,1,高低電平分析法,1,1,0,高低電平分析法,2、電壓傳輸特性（輸入電壓輸出電壓關(guān)系） 電壓傳輸特性 大體上分4段： 截止區(qū)（AB） 線性區(qū)（BC） 轉(zhuǎn)折區(qū)（CD） 中點(diǎn)的輸入電壓稱為 閾值電壓(門檻電壓)VTH 飽和區(qū) (DE),TTL反相器,截止區(qū),

6、線性區(qū),轉(zhuǎn)折區(qū),飽和區(qū),v,飽和區(qū) (DE) VI繼續(xù)升高， VO不變化,v,截止區(qū)（AB） VI =0 T2、T5截止， T4導(dǎo)通 VO=1,線性區(qū)（BC） VI升高 T2導(dǎo)通， T5截止 VO降低,轉(zhuǎn)折區(qū)（CD） VI=1 T2、T5導(dǎo)通 VO=0 中點(diǎn)的輸入電壓VTH 稱為閾值電壓（門檻電壓）,3、輸入端噪聲容限 若輸入信號(hào)偏離正常的 低電平而升高，輸出高電 平不立刻變化。同樣，輸 入信號(hào)偏離正常高電平而 升高時(shí)，輸出的高電平不 立刻改變。 在保證輸出高、低電平基 本不變（或說變化大小不超、 過允許限度）的條件下，輸 入電平允許的波動(dòng)范圍稱輸 入端噪聲容限。,輸入端噪聲容限示意圖,TTL

7、反相器,若許多門電路相互連接組成系統(tǒng)時(shí)，前一級(jí)門電路的輸出是后一級(jí)門電路的輸入。 輸入為高電平時(shí)的噪聲容限為 VNH=VOH(min)-VIH(min) 輸入為低電平時(shí)的噪聲容限為 VNL=VIL(max)-VOL(max),TTL反相器,1、輸入特性,TTL反相器靜態(tài)特性,VI=0v時(shí), IIS (輸入短路電流)IIL,VI=VIH時(shí),T1相當(dāng)于把原來的集電極c1當(dāng)作發(fā)射極使用,原e1當(dāng)作集電極使用倒置狀態(tài)。倒置狀態(tài)下三極管的電流放大系數(shù)極小，所以IIH很小,2、輸出特性 （a）高電平輸出特性 當(dāng)vo=vOH時(shí)，T4、D2導(dǎo)通，T5截止 得出等效圖,TTL門電路（三極管-三極管邏輯電路）,2

8、、輸出特性 （a）高電平輸出特性,TTL門電路（三極管-三極管邏輯電路）,T4工作在發(fā)射極輸出狀態(tài)，電路的輸出電阻很小，在i L（負(fù)載電流）較小的范圍內(nèi)，i L的變化對(duì)VOH的影響很小。 隨著i L數(shù)值的增加，R4上的壓降加大，使T4的變?yōu)檎蚱?，T4進(jìn)入飽和狀態(tài)。VOH隨i L數(shù)值的增加幾乎線性下降。,（b）低電平輸出特性（T5飽和 T4截止）,TTL門電路（三極管-三極管邏輯電路）,T5飽和導(dǎo)通時(shí)c-e間的內(nèi)阻很小，i L增加時(shí)輸出的低電平僅稍有升高。 從低電平輸出特性曲線可看出: VOL與i L的關(guān)系在較大的范圍里基本呈線性,3、輸入端負(fù)載特性 如圖：輸入電流流過RP，RP上產(chǎn)生壓降形

9、成vI ， RP越大， vI越高。當(dāng)vI上升到1.4V后T2、T5同時(shí)導(dǎo)通，將vB1鉗在2.1V左右，RP增加， vI不變，趨近于vI=1.4v的一條水平線。,TTL反相器,1.輸出為低電平時(shí)（vO = vOL0.4V),輸出端帶負(fù)載的情形如圖：,低電平輸出電流 : IOL=N1IIL N1IIS,由于T5管的導(dǎo)通電阻為RON，,N1是輸出低電平時(shí)負(fù)載門的數(shù)目。,所以，vOL=IOLRON。,為了保證 vOL0.4v，,要限制負(fù)載門的數(shù)目N1。,截止,導(dǎo)通,vOL,驅(qū)動(dòng)門,負(fù)載門,IIL,IIL,IOL,TTL門電路扇出系數(shù)的計(jì)算,扇出系數(shù)是指一個(gè)門電路可以同時(shí)驅(qū)動(dòng)某一種門電路的最大數(shù)目,高電

10、平輸出電流：,由于T4管的導(dǎo)通電阻為RON ，所以 vOH VCC -N2IIH (R4+RON)- 0.7v,為了保證vOH2.4v，要限制負(fù)載門的數(shù)目N2。,2.輸出端為高電平時(shí) (vO = vOH 2.4v),輸出端帶負(fù)載的情形如圖：,N2是輸出高電平時(shí)負(fù)載門的數(shù)目。,導(dǎo)通,截止,vOH,驅(qū)動(dòng)門,負(fù)載門,IIH,IIH,IOH,IOH = N2IIH,R4,P120例3.5.2 在圖3.5.17所示的電路中,試計(jì)算門G1最多可以驅(qū)動(dòng)多少個(gè)同樣的門電路負(fù)載，VOH3.2V，VOL0.2V。,P122例3.5.3在圖3.5.20所示的電路中，為保證門G1輸出的高、低電平能正確地傳送到門G2的

11、輸入端，要求vO1=VOH時(shí)vI2VIH(min)，vO1=VOL時(shí)vI2VIL(max)，試計(jì)算RP的最大允許值是多少。已知G1和G2均74系列反相器，VCC=5V，VOH=3.4V，VOL=0.2V，VIH(min)=2.0V，VIL(max)=0.8V。,RP 為較小的值,VOL,1、傳輸延遲時(shí)間 把輸出電壓波形滯后于輸入電壓波形的時(shí)間稱為傳輸延遲時(shí)間(tPd)。 由低電平跳變?yōu)楦唠娖?的傳輸延遲時(shí)間記tPLH,TTL反相器的動(dòng)態(tài)特性,由高電平跳變?yōu)榈碗娖?的傳輸延遲時(shí)間記tPHL,2、交流噪聲容限 由于TTL電路中存在三極管的開關(guān)時(shí)間和分布電容的充放電過程，因而輸入信號(hào)狀態(tài)變化時(shí)必須有

12、足夠的變化幅度和作用時(shí)間才能使輸出狀態(tài)改變。窄脈沖 3、電源的動(dòng)態(tài)尖峰電流 瞬時(shí)流經(jīng)的最大電流，T4、T5同時(shí)導(dǎo)通的狀態(tài)。,TTL動(dòng)態(tài)特性,其他類型的TTL門電路,1、其他邏輯功能的門電路,T1多發(fā)射極三極管,其他類型的TTL門電路,多射極三極管工作特點(diǎn),多射極三極管和一般三極管結(jié)構(gòu)基本相同，只是有多個(gè)發(fā)射極。,相當(dāng)于三個(gè)三極管的基極b和集電極c連在一起。,0,A/B=0 T1有一個(gè)發(fā)射結(jié)導(dǎo)通，T2、T5截止，T4導(dǎo)通 Y=1,0,0,1,1,1,A=1 B=1 T2、T5導(dǎo)通，T4截止 Y=0,1,1,0,0,1,Y=(AB) ,其他類型的TTL門電路,1、其他邏輯功能的門電路 VV,A=1

13、時(shí),T2、T5導(dǎo)通， T4截止 Y=0,B=1時(shí),T2、T5導(dǎo)通， T4截止 Y=0,A=B=0時(shí),T2、T2截止，T5截止 ， T4導(dǎo)通 Y=1,Y=(A+B) ,其他類型的TTL門電路,1、其他邏輯功能的門電路,A=B=1,T2、T5導(dǎo)通， T4截止 Y=0,C=D=1,T2 、T5導(dǎo)通， T4截止 Y=0,僅當(dāng)A、B和C、D每組輸入都不同時(shí)為1 (例A=0B=1C=1D=0， T2、T2截止，T5截止，T4導(dǎo)通) Y=1,Y=(AB+CD) ,0,0,0,1,1,其他類型的TTL門電路,1、其他邏輯功能的門電路,A=B=1,T6、T9導(dǎo)通， T8截止 Y=0,A=B=0,T4、T5截止，

14、T9導(dǎo)通,T8截止 Y=0,A、B不同時(shí)， T1導(dǎo)通，T6截止， T4、T5一個(gè)導(dǎo)通， T7截止， T8導(dǎo)通，T9截止 Y=1,Y=AB,2、集電極開路的門電路（OC門） 工作時(shí)需要外接負(fù)載電阻和電源， 當(dāng)他們的數(shù)值選擇得當(dāng)，就能夠保證輸出的 高低電平符合要求，負(fù)載電流又不過大。,其他類型的TTL門電路,線與,其他類型的TTL門電路,注：OC門外接電阻的計(jì)算方法和OD門外接電阻的計(jì)算方法基本相同。不同的是在多個(gè)負(fù)載門輸入端并聯(lián)情況下，低電平輸入電流的數(shù)目不一定與輸入端的數(shù)目相等。,當(dāng)輸出高電平時(shí)：,當(dāng)輸出低電平時(shí)：,n：并聯(lián)OD門或OC門的數(shù)目,與非門：輸入低電平時(shí)，因?yàn)橐粋€(gè)負(fù)載門總的低電平輸

15、入電流和每個(gè)輸入端單獨(dú)接低電平時(shí)的輸入電流是一樣的，所以m為負(fù)載門數(shù)目。 輸入高電平時(shí)，m為輸入端數(shù)目。,或非門：輸入低電平時(shí)， m 為輸入端數(shù)目。 輸入高電平時(shí)，m為輸入端數(shù)目。,P133例3.5.5為圖中外接負(fù)載電阻RL選定合適的阻值。已知G1、G2為OC門。,3、三態(tài)輸出門電路（TS門） 在普通門電路 的基礎(chǔ)上附加控 制電路構(gòu)成 三態(tài)：高電平 低電平 高阻態(tài),其他類型的TTL門電路,集成門電路邏輯功能的分析,對(duì)TTL電路，輸入端懸空與接邏輯高電平等效。 輸入端經(jīng)過電阻接電源電壓時(shí)，與接邏輯高電平等效。 輸入端經(jīng)過電阻接地時(shí)，輸入端的電平與電阻阻值大小有關(guān)，當(dāng)電阻阻值很?。◣资畾W）時(shí)，相當(dāng)于接低電平，當(dāng)電阻阻值大到一定程度以后（幾千歐），輸入端電壓為高電平。 習(xí)題P154 3.14,對(duì)CMOS門電路,通常不允許輸入端工作在懸空狀態(tài)。 輸入端經(jīng)過電阻接地時(shí)，與接邏輯低電平等效； 經(jīng)過電阻接電源電壓時(shí)，與接邏輯高電平等效。 習(xí)題P154 3.15,集成門電路邏輯功能的分析,集成門電路邏輯功能的分析,TTL集成門電路中的幾種基本電路模塊,與結(jié)構(gòu) 或非結(jié)構(gòu) 倒相結(jié)構(gòu),習(xí)題3.13,AB,(AB),AB,AB,(AB),AB,習(xí)題3.13,0