基于libero的數(shù)字邏輯設(shè)計(jì)仿真實(shí)驗(yàn)實(shí)驗(yàn)報(bào)告(實(shí)驗(yàn)5到8)_第1頁(yè)
基于libero的數(shù)字邏輯設(shè)計(jì)仿真實(shí)驗(yàn)實(shí)驗(yàn)報(bào)告(實(shí)驗(yàn)5到8)_第2頁(yè)
基于libero的數(shù)字邏輯設(shè)計(jì)仿真實(shí)驗(yàn)實(shí)驗(yàn)報(bào)告(實(shí)驗(yàn)5到8)_第3頁(yè)
基于libero的數(shù)字邏輯設(shè)計(jì)仿真實(shí)驗(yàn)實(shí)驗(yàn)報(bào)告(實(shí)驗(yàn)5到8)_第4頁(yè)
基于libero的數(shù)字邏輯設(shè)計(jì)仿真實(shí)驗(yàn)實(shí)驗(yàn)報(bào)告(實(shí)驗(yàn)5到8)_第5頁(yè)
已閱讀5頁(yè),還剩9頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

COMMENTA1不要求全部同學(xué)都做,但做了可加分。實(shí)驗(yàn)題目_基于LIBERO的數(shù)字邏輯設(shè)計(jì)仿真實(shí)驗(yàn)_1基本門電路2組合邏輯電路3時(shí)序邏輯電路4補(bǔ)充實(shí)驗(yàn)(選做)實(shí)驗(yàn)報(bào)告基本門電路一、實(shí)驗(yàn)?zāi)康?、了解基于VERILOG的基本門電路的設(shè)計(jì)及其驗(yàn)證。2、熟悉利用EDA工具進(jìn)行設(shè)計(jì)及仿真的流程。二、實(shí)驗(yàn)環(huán)境LIBERO仿真軟件(參考附錄C)。三、實(shí)驗(yàn)內(nèi)容1、參考附錄C掌握LIBERO軟件的使用方法。2、參考附錄C中“一個(gè)完整的例子”,進(jìn)行針對(duì)74系列基本門電路的設(shè)計(jì),并完成相應(yīng)的仿真實(shí)驗(yàn)。3、參考附錄D的設(shè)計(jì)代碼、測(cè)試平臺(tái)代碼(可自行編程)及附錄C的步驟,完成74HC00、74HC02、74HC04、74HC08、74HC32、74HC86相應(yīng)的設(shè)計(jì)、綜合及仿真。4、提交針對(duì)74HC00、74HC02、74HC04、74HC08、74HC32、74HC86(任選一個(gè))的綜合結(jié)果,以及相應(yīng)的功能仿真結(jié)果。四、實(shí)驗(yàn)結(jié)果和數(shù)據(jù)處理1、模塊及測(cè)試平臺(tái)代碼清單MODULEHC00A,B,YINPUT41A,BOUTPUT41YASSIGNYAENDMODULETIMESCALE1NS/1NSMODULETESTBENCHREGA,BWIREYHC00TESTA,B,YINITIALBEGINA0B05A15B15A05B0ENDENDMODULE2、第一次仿真結(jié)果。(將相關(guān)窗口調(diào)至合適大小,使波形能完整顯示,對(duì)窗口截圖。后面實(shí)驗(yàn)中的仿真使用相同方法處理)3、綜合結(jié)果。(將相關(guān)窗口調(diào)至合適大小,使RTL圖能完整顯示,對(duì)窗口截圖,后面實(shí)驗(yàn)中的綜合使用相同方法處理)4、第二次仿真結(jié)果(綜合后)。回答輸出信號(hào)是否有延遲,延遲時(shí)間約為多少有時(shí)間延遲,時(shí)間大約為300PS。5、第三次仿真結(jié)果(布局布線后)?;卮疠敵鲂盘?hào)是否有延遲,延遲時(shí)間約為多少分析是否有出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。有時(shí)間延遲,時(shí)間大約為500PS。五、基于實(shí)驗(yàn)箱的數(shù)字邏輯設(shè)計(jì)實(shí)驗(yàn)參考附錄F1的門電路核心板引腳對(duì)應(yīng)表,在FPGA板上驗(yàn)證設(shè)計(jì)結(jié)果。組合邏輯電路一、實(shí)驗(yàn)?zāi)康?、了解基于VERILOG的組合邏輯電路的設(shè)計(jì)及其驗(yàn)證。2、熟悉利用EDA工具進(jìn)行設(shè)計(jì)及仿真的流程。二、實(shí)驗(yàn)環(huán)境LIBERO仿真軟件(參考附錄C)。三、實(shí)驗(yàn)內(nèi)容1、參考附錄C掌握LIBERO軟件的使用方法。2、參考附錄C中“一個(gè)完整的例子”,進(jìn)行針對(duì)74系列組合邏輯電路的設(shè)計(jì),并完成相應(yīng)的仿真實(shí)驗(yàn)。3、參考附錄D的設(shè)計(jì)代碼、測(cè)試平臺(tái)代碼(可自行編程)及附錄F的步驟,完成74HC283、74HC85、74HC138、74HC148、74HC153相應(yīng)的設(shè)計(jì)、綜合及仿真。4、記錄74HC85的綜合結(jié)果,以及相應(yīng)的功能仿真結(jié)果。測(cè)試平臺(tái)的測(cè)試數(shù)據(jù)要求進(jìn)行比較的A、B兩數(shù),分別為本人學(xué)號(hào)的末兩位,如“89”,則A數(shù)為“1000”,B數(shù)為“1001”。若兩數(shù)相等,需考慮級(jí)聯(lián)輸入(級(jí)聯(lián)輸入的各種取值情況均需包括);若兩數(shù)不等,則需增加一對(duì)取值情況,驗(yàn)證A、B相等時(shí)的比較結(jié)果。四、實(shí)驗(yàn)結(jié)果和數(shù)據(jù)處理1、模塊及測(cè)試平臺(tái)代碼清單/HC85VMODULEHC_85A3,A2,A1,A0,B3,B2,B1,B0,QAGB,QASB,QAEB,IAGB,IASB,IAEBINPUTA3,A2,A1,A0,B3,B2,B1,B0,IAGB,IASB,IAEBOUTPUTQAGB,QASB,QAEBREGQAGB,QASB,QAEBWIRE30DATAA,DATABASSIGNDATAA0A0ASSIGNDATAA1A1ASSIGNDATAA2A2ASSIGNDATAA3A3ASSIGNDATAB0B0ASSIGNDATAB1B1ASSIGNDATAB2B2ASSIGNDATAB3B3ALWAYSDATAADATABBEGINIFDATAADATABBEGINQAGB1QASB0QAEB0ENDELSEIFDATAADATABBEGINQAGB0QASB1QAEB0ENDELSEIFIAGBQASB0QAEB0ENDELSEIFIAGBQASB1QAEB0ENDELSEIFIAEBBEGINQAGB0QASB0QAEB1ENDBEGINIFDATAADATABIFIAGBQASB0QAEB0ENDIFIAGBQASB1QAEB0ENDENDENDENDMODULE/TESTBENCHVTIMESCALE1NS/1NSMODULETEST_HC_85REGA3,A2,A1,A0,B3,B2,B1,B0REGIAGB,IASB,IAEBWIREQAGB,QASB,QAEBINITIALBEGINA30REPEAT2020A3RANDOMENDINITIALBEGINA20REPEAT2020A2RANDOMENDINITIALBEGINA10REPEAT2020A1RANDOMENDINITIALBEGINA00REPEAT2020A0RANDOMENDINITIALBEGINB30REPEAT2020B3RANDOMENDINITIALBEGINB20REPEAT2020B2RANDOMENDINITIALBEGINB10REPEAT2020B1RANDOMENDINITIALBEGINB00REPEAT2020B0RANDOMENDINITIALBEGINIAGB0REPEAT1040IAGBRANDOMENDINITIALBEGINIASB0REPEAT1040IASBRANDOMENDINITIALBEGINIAEB0REPEAT1040IAEBRANDOMENDHC_85TESTHC85A3A3,A2A2,A1A1,A0A0,B3B3,B2B2,B1B1,B0B0,IAGBIAGB,IASBIASB,IAEBIAEB,QAGBQAGB,QASBQASB,QAEBQAEB,INITIALBEGIN400FINISHENDENDMODULE2、第一次仿真結(jié)果3、綜合結(jié)果4、第二次仿真結(jié)果(綜合后)?;卮疠敵鲂盘?hào)是否有延遲,延遲時(shí)間約為多少有時(shí)間延遲,時(shí)間大約為400600PS。5、第三次仿真結(jié)果(布局布線后)?;卮疠敵鲂盘?hào)是否有延遲,延遲時(shí)間約為多少分析是否有出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。存在競(jìng)爭(zhēng)冒險(xiǎn),有延遲時(shí)間,時(shí)間約為500PS。五、基于實(shí)驗(yàn)箱的數(shù)字邏輯設(shè)計(jì)實(shí)驗(yàn)參考附錄F2的組合電路核心板引腳對(duì)應(yīng)表,在FPGA板上驗(yàn)證設(shè)計(jì)結(jié)果。時(shí)序邏輯電路一、實(shí)驗(yàn)?zāi)康?、了解基于VERILOG的時(shí)序邏輯電路的設(shè)計(jì)及其驗(yàn)證。2、熟悉利用EDA工具進(jìn)行設(shè)計(jì)及仿真的流程。二、實(shí)驗(yàn)環(huán)境LIBERO仿真軟件(參考附錄C)。三、實(shí)驗(yàn)內(nèi)容1、參考附錄C掌握LIBERO軟件的使用方法。2、參考附錄C中“一個(gè)完整的例子”,進(jìn)行針對(duì)74系列時(shí)序邏輯電路的設(shè)計(jì),并完成相應(yīng)的仿真實(shí)驗(yàn)。3、參考附錄D的設(shè)計(jì)代碼、測(cè)試平臺(tái)代碼(可自行編程)及附錄F的步驟,完成74HC74、74HC112、74HC161、74HC194相應(yīng)的設(shè)計(jì)、綜合及仿真。4、選擇講義76中任意一個(gè)實(shí)例,在LIBERO中實(shí)現(xiàn)一遍并記錄結(jié)果。四、實(shí)驗(yàn)結(jié)果和數(shù)據(jù)處理1、模塊及測(cè)試平臺(tái)代碼清單/74HC74VMODULEHC74D1,D2,CP1,CP2,RD1N,RD2N,SD1N,SD2N,Q1,Q2,Q1N,Q2NINPUTD1,D2INPUTRD1N,SD1N,CP1INPUTRD2N,SD2N,CP2OUTPUTQ1,Q1N,Q2,Q2NREGQ1,Q2ASSIGNQ1NQ1ASSIGNQ2NQ2ALWAYSPOSEDGECP1BEGINIFRD1NQ10ELSEIFSD1NQ11ELSEQ1D1ENDALWAYSPOSEDGECP2BEGINIFRD2NQ20ELSEIFSD2NQ21ELSEQ2D2ENDENDMODULE/TESTBENCH_74HC74VTIMESCALE1NS/1NSMODULETESTBENCH_74HC74REGD1,D2,RD1N,RD2N,CP1,CP2,SD1N,SD2NWIREQ1,Q2,Q1N,Q2NINITIALBEGINCP10ENDPARAMETERCLOCK_PERIOD20ALWAYSCLOCK_PERIOD/2CP1CP1INITIALBEGINCP20ENDALWAYSCLOCK_PERIOD/2CP2CP2INITIALBEGIND10REPEAT2020D1RANDOMENDINITIALBEGIND20REPEAT2020D2RANDOMENDINITIALBEGINRD1N0REPEAT2020RD1NRANDOMENDINITIALBEGINRD2N0REPEAT2020RD2NRANDOMENDINITIALBEGINSD1N0REPEAT2020SD1NRANDOMENDINITIALBEGINSD2N0REPEAT2020SD2NRANDOMENDHC74TESTBENCH_74HC74CP1CP1,CP2CP2,D1D1,D2D2,RD1NRD1N,RD2NRD2N,SD1NSD1N,SD2NSD2N,Q1Q1,Q1NQ1N,Q2Q2,Q2NQ2NINITIALBEGIN400FINISHENDENDMODULE2、第一次仿真結(jié)果3、綜合結(jié)果4、第二次仿真結(jié)果(綜合后)有延遲時(shí)間,時(shí)間大約為300PS。5、第三次仿真結(jié)果(布局布線后)有延遲時(shí)間,時(shí)間大約為600PS。五、基于實(shí)驗(yàn)箱的數(shù)字邏輯設(shè)計(jì)實(shí)驗(yàn)參考附錄F3的時(shí)序電路核心板引腳對(duì)應(yīng)表,在FPGA板上驗(yàn)證設(shè)計(jì)結(jié)果。補(bǔ)充實(shí)驗(yàn)1一、實(shí)驗(yàn)?zāi)康?、了解基于VERILOG的時(shí)序邏輯電路的設(shè)計(jì)及其驗(yàn)證。2、熟悉利用EDA工具進(jìn)行設(shè)計(jì)及仿真的流程。二、實(shí)驗(yàn)環(huán)境LIBERO仿真軟件(參考附錄C)。三、實(shí)驗(yàn)內(nèi)容1、參考附錄C掌握LIBERO軟件的使用方法。2、參考附錄C中“一個(gè)完整的例子”,進(jìn)行針對(duì)74系列時(shí)序邏輯電路的設(shè)計(jì),并完成相應(yīng)的仿真實(shí)驗(yàn)。3、設(shè)計(jì)一個(gè)七段數(shù)碼顯示譯碼器(可參考講義P54),完成相應(yīng)的設(shè)計(jì)、綜合及仿真,在LIBERO中實(shí)現(xiàn)一遍并記錄結(jié)果。四、實(shí)驗(yàn)結(jié)果和數(shù)據(jù)處理1、模塊及測(cè)試平臺(tái)代碼清單/SYIMAVMODULEMAYIA,B,C,D,Y1,Y2,Y3,Y4,Y5,Y6,Y7INPUTA,B,C,DOUTPUTY1,Y2,Y3,Y4,Y5,Y6,Y7ASSIGNY1DBCASSIGNY2CBASSIGNY3CBAASSIGNY4DCASSIGNY5CASSIGNY6CCASSIGNY7CCENDMODULE/TESTBENCHVTIMESCALE1NS/1NSMODULETESETYIMAREGPA,PB,PC,PDWIREPY1,PY2,PY3,PY4,PY5,PY6,PY7MAYIUIPA,PB,PC,PD,PY1,PY2,PY3,PY4,PY5,PY6,PY7INITIALBEGINPD0PC0PB0PA010PA110PB1PA010PA110PC1PB0PA010PA110PB1PA010PA110PD1PC0PB0PA010PA1ENDENDMODULE2、第一次仿真結(jié)果3、綜合結(jié)果4、第二次仿真結(jié)果(綜合后)有延遲時(shí)間,時(shí)間約為400PS。5、第三次仿真結(jié)果(布局布線后)有延遲時(shí)間,時(shí)間約為500PS。五、基于實(shí)驗(yàn)箱的數(shù)字邏輯設(shè)計(jì)實(shí)驗(yàn)將程序燒錄到FPGA板上,并在FPGA板上驗(yàn)證設(shè)計(jì)結(jié)果。補(bǔ)充實(shí)驗(yàn)2一、實(shí)驗(yàn)?zāi)康?、了解基于VERILOG的時(shí)序邏輯電路的設(shè)計(jì)及其驗(yàn)證。2、熟悉利用EDA工具進(jìn)行設(shè)計(jì)及仿真的流程。二、實(shí)驗(yàn)環(huán)境LIBERO仿真軟件(參考附錄C)。三、實(shí)驗(yàn)內(nèi)容1、參考附錄C掌握LIBERO軟件的

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論