ch12-1存儲(chǔ)器及其接口2.ppt

主講人：黃永平,存儲(chǔ)器及接口,目錄,掌握半導(dǎo)體存儲(chǔ)器的分類、組成及組成部件的作用及工作原理、讀/寫操作的基本過(guò)程。掌握SRAM、DRAM芯片的組成特點(diǎn)、工作過(guò)程、典型芯片的引腳信號(hào)、了解DRAM刷新的基本概念。掌握半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)、芯片的擴(kuò)充、CPU與半導(dǎo)體存儲(chǔ)器間的連接。了解Cache的基本概念、特點(diǎn)、在系統(tǒng)中的位置。,本章學(xué)習(xí)目標(biāo),一、存儲(chǔ)器的分類,存儲(chǔ)器就是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的，程序和數(shù)據(jù)都是信息的表現(xiàn)形式。按照存取速度和用途可把存儲(chǔ)器分為兩大類：內(nèi)存儲(chǔ)器（簡(jiǎn)稱內(nèi)存，又稱主存儲(chǔ)器）和外存儲(chǔ)器。存儲(chǔ)器的容量越大，記憶的信息也就越多，計(jì)算機(jī)的功能也就越強(qiáng)。,1、存儲(chǔ)器的分類,2、半導(dǎo)體存儲(chǔ)器性能,存儲(chǔ)容量：存儲(chǔ)容量=存儲(chǔ)單元個(gè)數(shù)x存儲(chǔ)字長(zhǎng)(每單元位數(shù))存儲(chǔ)速度：用存取時(shí)間和存取周期表示。存取時(shí)間(訪問(wèn)時(shí)間)-包括讀出時(shí)間，和寫入時(shí)間。存取周期-連續(xù)兩次讀操作或?qū)懖僮鞯臅r(shí)間。,2、半導(dǎo)體存儲(chǔ)器結(jié)構(gòu),2、半導(dǎo)體存儲(chǔ)器結(jié)構(gòu),3、靜態(tài)RAM-一位存儲(chǔ)單元,3、靜態(tài)RAM-2114結(jié)構(gòu),3、靜態(tài)RAM-2114結(jié)構(gòu),3、靜態(tài)RAM-2114讀時(shí)序,3、靜態(tài)RAM-2114寫時(shí)序,3、靜態(tài)RAM-其它芯片,SRAM6116,SRAM6264,4、動(dòng)態(tài)RAM-一位存儲(chǔ)單元,4、動(dòng)態(tài)RAM-2164,64K1的存儲(chǔ)體由4個(gè)128128的存儲(chǔ)陣列構(gòu)成,4、動(dòng)態(tài)RAM-2164,64K1的存儲(chǔ)體由4個(gè)128128的存儲(chǔ)陣列構(gòu)成,4、動(dòng)態(tài)RAM-時(shí)序,5、CPUM連接,CPU與存儲(chǔ)器的連接時(shí)應(yīng)注意的問(wèn)題：總線驅(qū)動(dòng)能力時(shí)序配合CPU的時(shí)序與存儲(chǔ)器的存取速度之間的配合.數(shù)據(jù)線的連接地址線的連接全譯碼法部分譯碼法線選法讀寫控制線的連接CPUMROM與RAM地址分配,5、CPUM連接-地址譯碼器,74LS138譯碼器,5、CPUM連接-地址譯碼器,74LS138的真值表,5、CPUM連接-數(shù)據(jù)寬度擴(kuò)展,(1)數(shù)據(jù)寬度擴(kuò)展(無(wú)譯碼器)用10241位的芯片組成1024x8,5、CPUM連接-單元數(shù)擴(kuò)展,(2)單元數(shù)擴(kuò)展(用地址線高位進(jìn)行譯碼,用于選擇芯片)用8K8位的芯片組成64Kx8,5、CPUM連接-寬度單元擴(kuò)展,(3)數(shù)據(jù)位寬度擴(kuò)展,單元數(shù)擴(kuò)展用2564位的芯片組成1024x8,5、CPUM連接-線選法,(4)1Kx4RAM芯片組成4Kx8存儲(chǔ)器(線選法),5、CPUM連接-部分譯碼法,(5)1Kx4RAM芯片組成4Kx8存儲(chǔ)器(部分譯碼法),5、CPUM連接-全譯碼法,(6)1Kx4RAM芯片組成4Kx8存儲(chǔ)器(全譯碼法),5、CPUM連接-其它譯碼法,PROM地址譯碼器PLD可編程譯碼器,5、CPUM連接-其它,16位微機(jī)系統(tǒng)中的內(nèi)存儲(chǔ)器接口/BHE,A0組合來(lái)選擇2個(gè)存儲(chǔ)體：偶存儲(chǔ)體、奇存儲(chǔ)體。32位微機(jī)系統(tǒng)中的內(nèi)存儲(chǔ)器接口/BE0，/BE1，/BE2，/BE3，/MWTC組合選擇4個(gè)存儲(chǔ)體以決定進(jìn)行8位，16位，32位操作。64位微機(jī)系統(tǒng)中的內(nèi)存儲(chǔ)器接口/BE0，/BE1，/BE2，。/BE7，/MWTC組合選擇8個(gè)存儲(chǔ)體。,6、存儲(chǔ)器層次,存儲(chǔ)器系統(tǒng)可以是容量大而慢，或者容量小而快。是否存在突破這種困境的體系結(jié)構(gòu)？,存儲(chǔ)器層次結(jié)構(gòu),我們想要的是：一個(gè)又大又快的存儲(chǔ)器！我們想要這樣一個(gè)存儲(chǔ)器系統(tǒng)：性能類似于1GB的靜態(tài)隨機(jī)存儲(chǔ)器；但是，成本類似于1GB的慢速存儲(chǔ)器。！驚奇：我們幾乎能夠?qū)崿F(xiàn)我們的愿望！關(guān)鍵：利用存儲(chǔ)器的層次結(jié)構(gòu),6、存儲(chǔ)器層次,將最常用的數(shù)據(jù)保存在既小又快的靜態(tài)隨機(jī)存儲(chǔ)器中。對(duì)于剩下的數(shù)據(jù)來(lái)說(shuō)，幾乎很少訪問(wèn)主存儲(chǔ)器。這種策略之所以行得通是因?yàn)椋撼绦蚺c數(shù)據(jù)的局部性。,關(guān)鍵思想,6、存儲(chǔ)器層次,Cache-Mem結(jié)構(gòu),7、Cache,7、Cache工作過(guò)程,7.1、Cache基本算法,主存有n=m+r條地址線,主存容量為2n;把主存劃分為大小相等的2m塊；每塊有2r個(gè)單元。,Cache及主存地址組成,Cache有p=c+r條地址線,Cache容量為2p;把Cache劃分為大小相等的2c項(xiàng)；每項(xiàng)有2r個(gè)單元;,7.2、全相聯(lián)映射-地址,Mem中任何數(shù)據(jù)塊可以放到Cache中任何項(xiàng)中。,7.2、全相聯(lián)映射-映射,Mem塊號(hào)可以記錄到Cache中的標(biāo)記中。,7.2、全相聯(lián)映射-訪問(wèn),讀命中：Cache中的標(biāo)記中的某一個(gè)與CPU地址相符將把與該標(biāo)記相關(guān)的數(shù)據(jù)返回給CPU。沒(méi)命中：沒(méi)有任何Cache中的標(biāo)記與之相符，所以開(kāi)始訪問(wèn)主存儲(chǔ)器，并暫停CPU，直到完成為止。使用LRU數(shù)據(jù)來(lái)更新高速緩存項(xiàng)。,7.3、直接映射-地址,7.3、直接映射-映射,Mem中數(shù)據(jù)塊只能放到Cache中指定項(xiàng)中。Mem中任何組的x塊只能放到Cache中相應(yīng)的x項(xiàng)中，并在Cache標(biāo)記中記錄組號(hào)。,7.3、直接映射-訪問(wèn),7.4、N路組相聯(lián)映射-地址,7.4、N路組相聯(lián)映射-映射,7.4、N路組相聯(lián)映射-訪問(wèn),8、替換策略,直接映射,N路組相聯(lián),全相聯(lián),問(wèn)題：替換策略,只用一個(gè)標(biāo)記來(lái)比較地址存儲(chǔ)單元A可以精確地存儲(chǔ)在某個(gè)高速緩存行中,同時(shí)用N個(gè)標(biāo)記來(lái)比較地址存儲(chǔ)單元A可以精確地存儲(chǔ)在某個(gè)組中，但N個(gè)高速緩存行中的任何一個(gè)都屬于該組,同時(shí)用每個(gè)標(biāo)記來(lái)比較地址存儲(chǔ)單元A可以存儲(chǔ)在任何高速緩存行中,8、替換策略,LRU最近最少使用算法：將最經(jīng)常使用的存儲(chǔ)單元保存在高速緩存中;Cache每塊一個(gè)計(jì)數(shù)器，命中計(jì)數(shù)器清0,其它計(jì)數(shù)器增1，最大值換出。LFU最不經(jīng)常使用算法：廉價(jià)的選擇方案：替換最舊的條目（按訪問(wèn)時(shí)間來(lái)確定日期）；在每個(gè)組中：保持某個(gè)計(jì)數(shù)器來(lái)指向被替換的行。Cache每塊一個(gè)計(jì)數(shù)器，新塊建立后，計(jì)數(shù)器為0,每訪問(wèn)一個(gè)，計(jì)數(shù)器增1，最小的換出。隨機(jī)算法（使用隨機(jī)的統(tǒng)一分配法來(lái)選擇替換行）：從特定的塊位置隨機(jī)選取一個(gè)塊換出。,9、寫操作的處理,大多數(shù)（90%以上）存儲(chǔ)器訪問(wèn)都是讀操作。我們應(yīng)該怎樣處理寫操作呢？,1.寫回法：寫Cache時(shí)，只修改Cache中內(nèi)容，而不立即寫入主存，在塊替換時(shí)寫回主存。需要一個(gè)標(biāo)志記錄曾經(jīng)寫過(guò)。2.寫直達(dá)：利用