智能競賽搶答器分析

編號： 課程設計說明書題 目： 智力競賽搶答器 院 （系）： 信息與通信學院 專 業(yè)： 電子信息工程 學生姓名： 學 號： 指導教師： 莫建文 2014 年 12 月 20 日摘 要隨著電子技術的飛躍發(fā)展，人類社會逐漸步入了信息化時代，人們的生活水平不斷提高，對精神文明生活的要求也跟著提高，這對電子領域提出了跟更高的要求。電子學是一門應用很廣泛的科學技術，其發(fā)展非常迅速。要想學好這門技術，首先是基礎理論的系統(tǒng)學習，然后要進行技術訓練，進而培養(yǎng)我們對理論聯(lián)系實際的能力，設計電路的能力，實際操作的能力，以及培養(yǎng)正確處理數(shù)據(jù)、分析和綜合實驗結果、檢查和排除故障的能力。同時也可以加深我們對電子產(chǎn)品的理解。關于這次設計的用于多人競賽搶答的器件，在現(xiàn)實生活中很常見，尤其是隨著各種益智電視節(jié)目的不斷發(fā)展，越來越多的競賽搶答器被用在了其中，這種搶答器的好處是不僅能夠鍛煉參賽選手的反應能力，而且能增加節(jié)目現(xiàn)場的緊張、活躍氣氛，讓觀眾看得更有情趣。在知識競賽中，特別是做搶答題時，在搶答過程中，為了知道哪一組或哪一位選手先做出搶答，必須要有一個系統(tǒng)來完成這個任務。如果在搶答中，只靠人的視覺是很難判斷出哪組先答題。這次設計就是用D觸發(fā)器實現(xiàn)搶答，并通過簡單的門電路和譯碼器把選手編號送到數(shù)碼管顯示器中進行顯示，使以上問題得以解決，即使兩組的搶答時間相差幾微秒，也可分辨出哪組優(yōu)先答題。本次搶答器的設計還考慮了定時搶答功能和聲光提示報警功能，使搶答器更接近實際情況，更加智能化。本文主要介紹了搶答器的工作原理及設計，以及在設計過程中出現(xiàn)的一些問題和解決方法。關鍵字：信息化；搶答；觸發(fā)；譯碼；報警；智能目 錄引言- 1 -1 功能介紹- 1 -1.1 主要功能介紹- 1 -1.2 擴展功能介紹- 1 -2 設計說明- 1 -3 主要元器件及其芯片介紹- 2 -3.1 主要元器件芯片圖- 2 -3.2 計數(shù)器74LS192介紹- 3 -3.3 NE555介紹- 4 -3.4 鎖存器74LS175介紹- 4 -3.5 譯碼器74LS47介紹- 4 -4 設計思路- 5 -5 設計原理及過程- 5 -5.1 總體方案設計- 6 -5.2 單元模塊設計- 6 -5.2.1搶答器控制端設計- 6 -5.2.2時鐘發(fā)生信號- 7 -5.2.3倒計時設計- 8 -5.2.4控制電路和報警電路設計- 9 -6 智力競賽搶答器仿真結果- 10 -7 PCB圖制作- 11 -8 搶答器實物- 12 -9 設計總結- 13 -10 致謝- 14 -11 參考文獻- 15 - 15 -引言本設計是根據(jù)實習要求進行智力競賽搶答器的設計，首先根據(jù)設計要求畫出了搶答器的系統(tǒng)框圖，然后分模塊對搶答器進行原理圖設計，并用Multisim軟件進行電路仿真，確定沒有問題后再用Altium Designer Winter軟件進行PCB電路板的繪制，根據(jù)電路圖對設計進行制作，焊接元件，最后進行調試測試。此設計報告包括了電路的設計和制作，并提出了一些設計的改進想法，總結了自己的不足。1 功能介紹1.1 主要功能介紹（1） 搶答器最多可供4名選手參賽，編號為14號，各隊分別用一個按鈕（分別為S1、S2、S3、S4）來實現(xiàn)搶答，并設置一個系統(tǒng)清零和搶答控制開關S5,限時搶答開關S6，由主持人控制。 （2）搶答器具有數(shù)據(jù)鎖存功能,并將鎖存數(shù)據(jù)用LED數(shù)碼管顯示出來，直到主持人清零。 （3）開關S5作為清零及搶答控制開關（由主持人控制），當開關S5被按下時允許搶答,當開關S5松開后則搶答電路清零。輸入搶答信號由搶答按鈕開關S1、S2、S3、S4實現(xiàn)。 （4）有搶答信號輸入（開關S1、S2、S3、S4中的任意一個開關被按下）時，并顯示出相對應的組別號碼。此時再按其他任何一個搶答器開關均無效，數(shù)碼管顯示器依舊“保持” 第一個開關按下時所對應的狀態(tài)不變。1.2 擴展功能介紹（1）搶答器具有定時搶答的功能，且一次搶答的時間為30秒。當節(jié)目主持人啟動“開始搶答”鍵S6后，要求定時器立即減計時，并用顯示器顯示。 （2）參加選手在設定的時間內搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號，并保持到主持人將系統(tǒng)清零為止。 （3）如果定時搶答的時間已到，卻沒有選手搶答時，本次搶答無效，封鎖輸入電路，禁止選手超時后搶答，時間顯示器上顯示0。（4）每次有選手搶答或主持人操作按鍵以及倒計時都有相應的聲光提示。2 設計說明如下圖所示，為搶答器的邏輯框圖。它主要由輸入電路、鎖存判斷電路、聲光顯示電路、計時電路和數(shù)碼顯示電路等組成。搶答時，當搶先者按下面前的按鈕時，輸人電路立即輸出一搶答信號，經(jīng)判別電路后，輸出響應信號去驅動聲光顯示電路。聲響電路和計時電路以及時鐘的輸入信號是由555多諧振蕩電路產(chǎn)生的脈沖信號來提供。搶答按鈕鎖存器譯碼顯示主持人控制開關控制電路報警電路秒脈沖產(chǎn)生電路定時電路顯示電路譯碼電路圖2.1 數(shù)字搶答器系統(tǒng)框圖3 主要元器件及其芯片介紹3.1 主要元器件芯片圖圖3.1 元器件芯片圖3.2 計數(shù)器74LS192介紹74LS192具有下述功能：74LS192是雙時鐘方式的十進制可逆計數(shù)器。 （1）異步清零：CR=1，Q3Q2Q1Q0=0000 （2）異步置數(shù)：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0（3）保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原態(tài) （4）加計數(shù)：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法規(guī)律計數(shù) （5）減計數(shù)：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按減法規(guī)律計數(shù)注：CPU為加計數(shù)時鐘輸入端，CPD為減計數(shù)時鐘輸入端。LD為預置輸入控制端，異步預置。 CR為復位輸入端，高電平有效，異步清除。 CO為進位輸出：1001狀態(tài)后負脈沖輸出 BO為借位輸出：0000狀態(tài)后負脈沖輸出。表3.1 74LS192真值表CR清零LD置數(shù)CPUCPD功能1000010001111復位置數(shù)保持加法計數(shù)減法計數(shù)3.3 NE555介紹NE555是屬于555系列的計時IC的其中的一種型號，其主要特點如下：（1）只需簡單的電阻器、電容器，即可完成特定的振蕩延時作用。其延時范圍極廣，可由幾微秒至幾小時之久。 （2）它的操作電源范圍極大，可與TTL，CMOS等邏輯電路配合，也就是它的輸出電平及輸入觸發(fā)電平，均能與這些系列邏輯電路的高、低電平匹配。（3）其輸出端的供給電流大，可直接推動多種自動控制的負載。 （4）它的計時精確度高、溫度穩(wěn)定度佳，且價格便宜。 3.4 鎖存器74LS175介紹74LS192具有下述功能：74LS175為四D觸發(fā)器。（1）CLP：時鐘輸入端（上升沿有效） （2）CLR：清除端（低電平有效）（3）1D4D：數(shù)據(jù)輸入端（4）1Q4Q：數(shù)據(jù)輸出端 （5）1Q4Q：數(shù)據(jù)互補輸出端表3.2 74LS175真值表輸入輸出DQ 1O1 00 1注：CLR為控制端，低電平有效，當為有效電平時鎖存器停止工作3.5 譯碼器74LS47介紹74LS47具有下述功能：74LS47為七段數(shù)碼管驅動器(1)LT：試燈輸入，是為了檢查數(shù)碼管各段是否能正常發(fā)光而設置的。當LT=0時，無論輸入A3，A2，A1，A0為何種狀態(tài)，譯碼器輸出均為低電平，也就是七段將全亮,若驅動的數(shù)碼管正常，是顯示8。(2)BI：滅燈輸入，是為控制多位數(shù)碼顯示的滅燈所設置的。當BI=0時，不論LT和輸入A3，A2，A1，A0為何種狀態(tài)，譯碼器輸出均為高電平，使共陽極數(shù)碼管熄滅。(3)RBI：滅零輸入，它是為使不希望顯示的0熄滅而設定的。當對每一位A3=A2=A1=A0=0時，本應顯示0，但是在RBI=0作用下，使譯碼器輸出全為高電平。其結果和加入滅燈信號的結果一樣，將0熄滅。(4)RBO：滅零輸出，它和滅燈輸入BI共用一端，兩者配合使用，可以實現(xiàn)多位數(shù)碼顯示的滅零控制。表3.3 74LS47真值表4 設計思路接通電源后，主持人將開關撥到清除狀態(tài)，搶答器處于禁止狀態(tài)，主持人將開關置于開始狀態(tài)，宣布開始搶答器工作，選手可按相應按鍵進行搶答。定時器倒計時，選手在定時時間內搶答時，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示、揚聲器和發(fā)光二極管提示。當一輪搶答之后，定時器停止、禁止二次搶答。 如果再次搶答必須由主持人再次操作清除和開始狀態(tài)開關。5 設計原理及過程5.1 總體方案設計（1）主持人有開始鍵和復位鍵（為同一個電鍵），按下開始鍵后才能開始搶答，否則無效。（2）用數(shù)碼管顯示，正常搶答后顯示搶到的隊號，同時揚聲器和發(fā)光二極管開始報警。 （3）如果30秒內沒有搶答，則說明該題超時作廢。（4）復位鍵用于恢復超時狀態(tài)，時間清零，搶答顯示器也同時復位。5.2 單元模塊設計 5.2.1搶答器控制端設計電路選用鎖存器74LS175來完成。該電路主要完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號（顯示電路采用七段數(shù)字數(shù)碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：開關自下而上，分別是S1,S2,S3 S4,S5，S5是控制清零端，當S5斷開時，搶答模塊74LS175的CLR端置0，使整個模塊處于禁止工作狀態(tài)；當S5閉合時，搶答器處于等待工作狀態(tài)，當有選手將搶答按鍵按下時（如按下S4），輸出經(jīng)74LS175鎖存器接到七段顯示電路處于工作狀態(tài)，4Q3Q2Q1Q=0100,經(jīng)譯碼顯示為“4”。此外，CLK0，使74LS175鎖存器處于禁止狀態(tài)，封鎖其他按鍵的輸入，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將S5開關重新置“清零”然后才可能進行。 圖5.1 搶答器電路仿真圖圖5.2 搶答器清零5.2.2時鐘發(fā)生信號時鐘發(fā)生信號由555構成的多謝振蕩電路來產(chǎn)生，電阻R1、R2和電容C1構成定時電路。定時電容C1上的電壓UC作為高觸發(fā)端TH（6腳）和低觸發(fā)端TL（2腳）的外觸發(fā)電壓。放電端D（7腳）接在R1和R2之間。電壓控制端K（5腳）不外接控制電壓而接入高頻干擾旁路電容C2（0.01uF）。直接復位端R（4腳）接高電平，使NE555處于非復位狀態(tài)。多諧振蕩器的振蕩周期T和振蕩頻率f分別為T=Th+Tl=（R1+2R2）C1ln2 (1)f=1/T=1/（R1+2R2）C1ln2 (2)圖5.3 時鐘信號發(fā)生電路5.2.3倒計時設計由節(jié)目主持人對定時時間電路進行控制，閉合電鍵對計時器進行清零復位，打開電鍵開始倒計時。計數(shù)器的時鐘脈沖由秒脈沖電路提供。該部分主要由555定時器秒脈沖產(chǎn)生電路、十進制減法計數(shù)器74LS192、和1個7段數(shù)碼管即相關電路組成。具體電路如圖3所示。一塊74LS192實現(xiàn)減法計數(shù)，顯示到數(shù)碼管上，其時鐘信號由時鐘產(chǎn)生電路提供。74LS192的預置數(shù)控制端實現(xiàn)預置數(shù)，當有人搶答時，停止計數(shù)；如果沒有人搶答，且倒計時時間到時， 輸出低電平到時序控制電路，之后選手搶答無效。第一片74LS192構成二進制減法計數(shù)器，當主持人關閉電鍵時，置數(shù)端接地，因為置數(shù)端低電平有效，所以第一片74LS192芯片根據(jù)輸入端置為數(shù)1，第二片74LS192芯片構成十進制計數(shù)器且通過借位輸入端與第一片相連接且隨電鍵關閉置為數(shù)0。至此完成清零復位功能。當主持人打開電鍵時，第二片通過借位端向第一片芯片借位，第一片74LS192芯片從1變?yōu)?，第二片74LS192芯片完成十進制減法功能，從而實現(xiàn)30秒倒計時功能。555定時器產(chǎn)生秒脈沖，通過輸出端上升沿脈沖與第一片74LS192芯片借位端相與之后的結果觸發(fā)第二片74LS192芯片。圖5.4 定時時間電路仿真圖（復位）圖5.5 定時時間電路仿真圖(開始計時)5.2.4控制電路和報警電路設計 由555 芯片構成多諧振蕩電路 ,555 的輸出信號控制時序。控制電路包括時序和報警兩個電路 ,如圖5所示。控制電路需具有以下幾個功能：當有人搶答成功時或者限時搶答時間到時報警電路輸入端為高電平，同時三極管處于放大狀態(tài)，此時555芯片產(chǎn)生的秒脈沖通過三極管輸入到喇叭和發(fā)光二級管中，從而達到報警效果；其它情況時，三極管非正常工作，同時喇叭輸入端接地，所以報警電路停止工作。圖5.6 報警系統(tǒng)電路仿真圖6 智力競賽搶答器仿真結果按照總體電路圖在仿真軟件Multisim上一一選擇芯片并進行連接，然后啟動開關觀察。我們對設計出的電路進行Multisim仿真。我們將各部分電路在Multisim上連接好后，為各個電阻和電容選取適當值，為各個開關設置好適當?shù)逆I盤打開數(shù)值，然后打開開關，即可根據(jù)顯示器上顯示的數(shù)字來判斷電路設計是否成功。圖6.1 智力競賽搶答器電路仿真圖7 PCB圖制作圖7.1 智力競賽搶答器PCB原理圖圖7.2 智力競賽搶答器PCB圖8 搶答器實物圖8.1 搶答器實物圖9 設計總結本設計報告詳細介紹了搶答器的設計原理，設計方案以及搶答器的功能。這種搶答器主要是基于74系列集成芯片，成本較低，且基本能夠滿足搶答要求。但是仍有很多不足之處需要改進，我的改進設想和建議如下：我設計的作品主要是用74系列集成芯片來完成的，在設計的過程中由于芯片的引腳以及芯片數(shù)量過多，布線工作不是很方便。有時候會因為某一跟線沒有連接好，造成電路的不穩(wěn)定，甚至無法得到正確的結果，這些都是有待改進的。我的想法是根據(jù)單片機原理及相關知識對我的設計進行一些改進。利用AT89C51單片機及外圍接口實現(xiàn)搶答系統(tǒng)，利用單片機的定時器/計數(shù)器定時和記數(shù)的原理，將軟、硬件有機地結合起來，使得系統(tǒng)能夠正確地進行計時，同時使數(shù)碼管能夠正確地顯示時間。利用單片機進行改進即使在設計完畢交給用戶使用后，對系統(tǒng)的功能改進或升級也只是通過改寫程序來完成，極大地方便了用戶或設計者對電路的更新。經(jīng)過這半個多月的努力，在老師和同學的幫助下終于徹底的做完了課程設計的所有工作。通過這次的課程設計，我能運用已學的知識解決我在設計中遇到的問題，使自己的動手能力和思考問題的能力得到了很大的提高。在做設計的過程中我查閱了很多的資料，并認真的閱讀這些與我的設計相關的資料，從而我的專業(yè)涵養(yǎng)得到了提高，知識的儲備量也有所增加。在這次設計中遇到了很多實際性的問題，在實際設計中才發(fā)現(xiàn)，書本上理論性的東西與在實際運用中的還是有一定的出入的，所以有些問題不但要深入地理解，而且要不斷地更正以前的錯誤思維。電路設計是一個很靈活的東西，它反映了你解決問題的邏輯思維和創(chuàng)新能力，這才是一個設計的靈魂所在。因此在整個設計過程中大部分時間是用在單元電路的理解和設計上面。很多單元電路是可以借鑒書本上的，但怎樣銜接各個單元電路才是關鍵的問題所在。這次設計,讓我受益匪淺。我對數(shù)字電路設計中的邏輯關系等有了更深的認識，溫習了以前學的知識，就像人們常說的溫故而知新，但在設計的過程中，遇到了很多的問題，有一些知識都已經(jīng)不太清楚了，但是通過查找一些資料又重新的溫習了一下數(shù)字電路部分的內容。通過這次設計我也發(fā)現(xiàn)自己的很多不足之處。在設計過程中我發(fā)現(xiàn)自己考慮問題很不全面，以至于經(jīng)過多次修改才得到最終的結果，所掌