哈工大電信學(xué)院FPGA實(shí)驗(yàn)3.doc

哈爾濱工業(yè)大學(xué)電子與信息工程學(xué)院 FPGA設(shè)計(jì)與應(yīng)用 實(shí)驗(yàn)報(bào)告FPGA設(shè)計(jì)與應(yīng)用串口通信實(shí)驗(yàn)報(bào)告班級： 1105102班姓名： 學(xué)號： 1110510216日期： 2014年 10月17 日實(shí)驗(yàn)性質(zhì)：驗(yàn)證性 實(shí)驗(yàn)類型：必做開課單位：電信院 學(xué)時(shí)：2學(xué)時(shí)一、實(shí)驗(yàn)?zāi)康?、了解串口通信的基本原理；2、掌握鎖相環(huán)的基本原理和使用方法；3、掌握起始位和停止位的含義及實(shí)現(xiàn)方法；4、掌握VHDL狀態(tài)機(jī)的基本使用方法；5、掌握基本的接口設(shè)計(jì)和調(diào)試技巧；二、實(shí)驗(yàn)準(zhǔn)備2.1 串口通信原理（1分）答：串口通信指口按位發(fā)送和接收字節(jié)。通信使用3根線完成，分別是地線、發(fā)送、接收。由于串口通信是異步的，端口能夠在一根線上發(fā)送數(shù)據(jù)同時(shí)在另一根線上接收數(shù)據(jù)。其他線用于握手，但不是必須的。串口通信最重要的參數(shù)是波特率、數(shù)據(jù)位、停止位和奇偶校驗(yàn)。對于兩個(gè)進(jìn)行通信的端口，這些參數(shù)必須匹配。波特率表示每秒傳輸?shù)奈粩?shù)，接受發(fā)送雙方必須匹配。不發(fā)送數(shù)據(jù)時(shí)，連線上為高電平。發(fā)送數(shù)據(jù)時(shí)，要首先發(fā)送一個(gè)起始位，為低電平，然后按照協(xié)議發(fā)送需要的數(shù)據(jù)，八位或者九位（帶有校驗(yàn)位），然后發(fā)送一個(gè)停止位，為高電平。接收時(shí)，要首先確定起始位，然后按照協(xié)議接受八位或者九位數(shù)據(jù)。接受完成后繼續(xù)判斷起始位，開始下一個(gè)接受周期。2.2 鎖相環(huán)的基本原理（1分）答 鎖相環(huán)的框圖如上所示，主要包括：相器、環(huán)路濾波器、壓控振蕩器、分頻器構(gòu)成。鑒相器用來鑒別輸入信號與輸出信號之間的相位差，并輸出誤差電壓Ud。Ud 中的噪聲和干擾成分被低通性質(zhì)的環(huán)路濾波器濾除，形成壓控振蕩器的控制電壓Uc。Uc作用于壓控振蕩器的結(jié)果是把它的輸出振蕩頻率拉向環(huán)路輸入信號頻率，當(dāng)二者相等時(shí)，環(huán)路被鎖定，稱為入鎖。維持鎖定的直流控制電壓由鑒相器提供，因此鑒相器的兩個(gè)輸入信號間留有一定的相位差。三、代碼及測試3.1程序及分析（2分）/*串口發(fā)送源程序*/LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ZXK_SC IS PORT( ZXK_CLK : IN STD_LOGIC; ZXK_OUT : OUT STD_LOGIC; ZXK_DATAIN : IN STD_LOGIC_VECTOR (3 DOWNTO 0);END ZXK_SC;ARCHITECTURE BEHAVIORAL OF ZXK_SC ISTYPE ZXK_STATE_TYPE IS (ZXK_STATE_IDLE,ZXK_STATE_START,ZXK_STATE_WAIT,ZXK_STATE_STOP);SIGNAL ZXK_BAUD:STD_LOGIC;SIGNAL ZXK_BAUDCNT: STD_LOGIC_VECTOR (9 DOWNTO 0);SIGNAL ZXK_STATE:ZXK_STATE_TYPE:=ZXK_STATE_IDLE;SIGNAL ZXK_DATA:STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL ZXK_STOPCNT:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINP1:PROCESS(ZXK_CLK) BEGIN IF ZXK_CLKEVENT AND ZXK_CLK=1 THEN IF ZXK_BAUDCNT216 THENZXK_BAUDCNT=ZXK_BAUDCNT+1;ZXK_BAUD=0;ELSIF ZXK_BAUDCNT433 THENZXK_BAUDCNT=ZXK_BAUDCNT+1;ZXK_BAUD=1;ELSE ZXK_BAUDCNT0);ZXK_BAUDZXK_OUT=1;ZXK_DATA (7 DOWNTO 4)=0001;ZXK_DATA (3 DOWNTO 0)=ZXK_DATAIN;ZXK_STATEZXK_OUT=0;ZXK_NUM:=0;ZXK_STATEZXK_OUT=ZXK_DATA(ZXK_NUM);IF ZXK_NUM7 THENZXK_NUM:=ZXK_NUM+1; ZXK_STATE=ZXK_STATE_WAIT;ELSEZXK_STOPCNT=X00;ZXK_STATEZXK_OUT=XAA THENZXK_STOPCNT=X00;ZXK_STATE=ZXK_STATE_IDLE;ELSEZXK_STOPCNT=ZXK_STOPCNT+1;ZXK_STATEZXK_STATE=ZXK_STATE_IDLE;END CASE;END IF;END PROCESS;END BEHAVIORAL;/*串口接收源程序*/LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ZXK_RECEIVE ISPORT( ZXK_CLK : IN STD_LOGIC; ZXK_RXD : IN STD_LOGIC; ZXK_SEGW : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); ZXK_SEGD : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END ZXK_RECEIVE;ARCHITECTURE ZXK OF ZXK_RECEIVE ISSIGNAL ZXK_RCVDATA :STD_LOGIC_VECTOR(8 DOWNTO 0);SIGNAL ZXK_BAUD8 : STD_LOGIC;SIGNAL ZXK_OUT : STD_LOGIC;SIGNAL ZXK_TEMP: STD_LOGIC:=0;SIGNAL ZXK_EN : STD_LOGIC;SIGNAL ZXK_COUNT1:STD_LOGIC;SIGNAL ZXK_COUNT2:STD_LOGIC;SIGNAL ZXK_NUM:STD_LOGIC_VECTOR (2 DOWNTO 0); SIGNAL ZXK_STOPCNT:STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL ZXK_BAUD8CNT: STD_LOGIC_VECTOR (7 DOWNTO 0);SIGNAL ZXK_SEGDATA: STD_LOGIC_VECTOR (8 DOWNTO 0);SIGNAL ZXK_CNTHEX : STD_LOGIC_VECTOR (3 DOWNTO 0);SIGNAL ZXK_TAP :STD_LOGIC:=0;SIGNAL ZXK_CQI : STD_LOGIC_VECTOR (25 DOWNTO 0);TYPE ZXK_RCVTYPE IS(ZXK_IDLE,ZXK_START,ZXK_STOP);SIGNAL ZXK_RCVSTATE : ZXK_RCVTYPE:=ZXK_IDLE;BEGINU1:PROCESS(ZXK_CLK) BEGIN IF ZXK_CLKEVENT AND ZXK_CLK=1 THEN IF ZXK_BAUD8CNT54 THENZXK_BAUD8CNT=ZXK_BAUD8CNT+1;ZXK_BAUD8=0;ELSIF ZXK_BAUD8CNT108 THENZXK_BAUD8CNT=ZXK_BAUD8CNT+1;ZXK_BAUD8=1;ELSE ZXK_BAUD8CNT0);ZXK_BAUD8=0;END IF; IF ZXK_CQI 6944444 THEN ZXK_CQI = ZXK_CQI + 1; ELSIF ZXK_CQI 27777778 THEN ZXK_CQI = ZXK_CQI + 1; ELSE ZXK_CQI 0); END IF;CASE ZXK_CNTHEX IS WHEN 0000=ZXK_SEGD(6 DOWNTO 0)ZXK_SEGD(6 DOWNTO 0)ZXK_SEGD(6 DOWNTO 0)ZXK_SEGD(6 DOWNTO 0)ZXK_SEGD(6 DOWNTO 0)ZXK_SEGD(6 DOWNTO 0)ZXK_SEGD(6 DOWNTO 0)ZXK_SEGD(6 DOWNTO 0)ZXK_SEGD(6 DOWNTO 0)ZXK_SEGD(6 DOWNTO 0)NULL; END CASE;END IF;END PROCESS;U2:PROCESS(ZXK_NUM)BEGIN IF ZXK_NUM=111 THEN ZXK_EN=1; ELSE ZXK_EN=0; END IF;END PROCESS;U3:PROCESS(ZXK_BAUD8) VARIABLE ZXK_NUM1:INTEGER RANGE 8 DOWNTO 0;BEGIN IF ZXK_BAUD8EVENT AND ZXK_BAUD8=1 THEN IF(ZXK_TEMP=1) THEN ZXK_NUM=ZXK_NUM+1; END IF; ZXK_COUNT1=ZXK_RXD; ZXK_COUNT2 ZXK_OUT=1; ZXK_TAP=0; IF (NOT ZXK_COUNT1 AND ZXK_COUNT2) =1 THEN ZXK_NUM = 000; ZXK_NUM1:=0; ZXK_TEMP=1; ZXK_OUT=ZXK_COUNT1; ZXK_RCVSTATE=ZXK_START; ELSE ZXK_RCVSTATE IF ZXK_EN=1 THEN IF ZXK_NUM18 THEN ZXK_SEGDATA(ZXK_NUM1)=ZXK_RXD; ZXK_NUM1:=ZXK_NUM1+1; ZXK_OUT=ZXK_RXD; ZXK_RCVSTATE=ZXK_START; END IF; IF ZXK_NUM1=8 THEN IF ZXK_RXD=1 THEN ZXK_OUT=ZXK_RXD; ZXK_RCVSTATE=ZXK_STOP; ZXK_TAP=1; ZXK_TEMP=0; ELSE ZXK_NUM = 000; ZXK_TEMP=0; ZXK_NUM1:=0; ZXK_RCVSTATE=ZXK_IDLE; END IF; END IF;ELSE ZXK_RCVSTATE ZXK_OUT=XAA THENZXK_STOPCNT=X00;ZXK_RCVSTATE=ZXK_IDLE;ELSEZXK_STOPCNT=ZXK_STOPCNT+1;ZXK_RCVSTATEZXK_RCVSTATEZXK_SEGW=0001; ZXK_CNTHEXZXK_SEGW=0010; ZXK_CNTHEXZXK_SEGW=0100; ZXK_CNTHEXZXK_SEGW=1000; ZXK_CNTHEX=0000; END CASE; END IF;END IF;END PROCESS;END ARCHITECTURE ZXK;分析：利用八倍波特率的信號ZXK_baud8采樣接收信號的下降沿，當(dāng)有下降沿出現(xiàn)時(shí)，進(jìn)行時(shí)隙計(jì)數(shù)ZXK_num，當(dāng)時(shí)隙滿八個(gè)了說明掃描完一個(gè)波特率周期，接收下一個(gè)數(shù)，利用ZXK_num1統(tǒng)計(jì)接收數(shù)據(jù)的個(gè)數(shù)，當(dāng)接收數(shù)據(jù)滿八個(gè)了，判斷停止位是否為高位1，如果不是說明接收數(shù)據(jù)錯(cuò)誤，狀態(tài)機(jī)返回空閑狀態(tài)并清空之前所有數(shù)據(jù)，如果是高位那么接收成功將數(shù)據(jù)存入并利用數(shù)碼管動(dòng)態(tài)顯示。3.2 SignalTap II