嵌入式運(yùn)算器實(shí)驗(yàn)報(bào)告.doc

實(shí)驗(yàn)二 運(yùn)算器組成實(shí)驗(yàn)1算術(shù)邏輯運(yùn)算實(shí)驗(yàn)一實(shí)驗(yàn)?zāi)康? 了解簡(jiǎn)單運(yùn)算器的數(shù)據(jù)傳輸通路。2 驗(yàn)證運(yùn)算功能發(fā)生器的組合功能。3 掌握算術(shù)邏輯運(yùn)算加、減、與的工作原理。4 驗(yàn)證實(shí)驗(yàn)臺(tái)運(yùn)算的8位加、減、與、直通功能。5 按給定數(shù)據(jù)，完成幾種指定的算術(shù)和邏輯運(yùn)算。二實(shí)驗(yàn)內(nèi)容1實(shí)驗(yàn)原理算術(shù)邏輯單元ALU的數(shù)據(jù)通路如圖2-1所示。其中運(yùn)算器ALU181根據(jù)74LS181的功能用VHDL硬件描述語(yǔ)言編輯而成，構(gòu)成8位字長(zhǎng)的ALU。參加運(yùn)算的兩個(gè)8位數(shù)據(jù)分別為A7.0和B7.0，運(yùn)算模式由S3.0的16種組合決定，而S3.0的值由4位2進(jìn)制計(jì)數(shù)器LPM_COUNTER產(chǎn)生，計(jì)數(shù)時(shí)鐘是Sclk（圖2-1）；此外，設(shè)M=0，選擇算術(shù)運(yùn)算，M=1為邏輯運(yùn)算，CN為低位的進(jìn)位位；F7.0為輸出結(jié)果，CO為運(yùn)算后的輸出進(jìn)位位。兩個(gè)8位數(shù)據(jù)由總線IN7.0分別通過兩個(gè)電平鎖存器74373鎖入，ALU功能如表2-1所示。表2-1ALU181的運(yùn)算功能選擇端高電平作用數(shù)據(jù)S3 S2 S1 S0M=HM=L 算術(shù)操作邏輯功能Cn=L（無(wú)進(jìn)位）Cn=H（有進(jìn)位）0 0 0 00 0 0 1加10 0 1 0+10 0 1 1減1（2的補(bǔ)碼）0 1 0 0加10 1 0 1加加+10 1 1 00 1 1 11 0 0 0加11 0 0 1加11 0 1 0加11 0 1 11 1 0 0*1 1 0 1加11 1 1 0加11 1 1 1注1、* 表示每一位都移至下一更高有效位, “+”是邏輯或，“加”是算術(shù)加注2、在借位減法表達(dá)上，表2-1與標(biāo)準(zhǔn)的74181的真值表略有不同。三實(shí)驗(yàn)步驟（1）設(shè)計(jì)ALU元件在Quartus II 環(huán)境下，用文本輸入編輯器Text Editor輸入ALU181.VHD算術(shù)邏輯單元文件，編譯VHDL文件，并將ALU181.VHD文件制作成一個(gè)可調(diào)用的原理圖元件。（2）以原理圖方式建立頂層文件工程選擇圖形方式。根據(jù)圖2-1輸入實(shí)驗(yàn)電路圖，從Quartus II的基本元件庫(kù)中將各元件調(diào)入圖形編輯窗口、連線，添加輸入輸出引腳。將所設(shè)計(jì)的圖形文件ALU.bdf保存到原先建立的文件夾中，將當(dāng)前文件設(shè)置成工程文件，以后的操作就都是對(duì)當(dāng)前工程文件進(jìn)行的。根據(jù)表2-1，從鍵盤輸入數(shù)據(jù)A7.0和B7.0，并設(shè)置S3.0、M、Cy，驗(yàn)證ALU運(yùn)算器的算術(shù)運(yùn)算和邏輯運(yùn)算功能，記錄實(shí)驗(yàn)數(shù)據(jù)。四實(shí)驗(yàn)任務(wù)（1）按圖2-1所示，在本驗(yàn)證性示例中用數(shù)據(jù)選擇開關(guān)（鍵3控制）的高/低電平選擇總線通道上的8位數(shù)據(jù)進(jìn)入對(duì)應(yīng)的74373中；即首先將鍵3輸入高電平，用鍵2、鍵1分別向A7.0 置數(shù)01010101（55H），這時(shí)在數(shù)碼管4/3上顯示輸入的數(shù)據(jù)（55H）；然后用鍵3輸入低電平，再用鍵2、鍵1分別向B7.0置數(shù)10101010（AAH），這時(shí)在數(shù)碼管2/1上顯示輸入的數(shù)據(jù)（AAH）；這時(shí)表示在圖2-1中的兩個(gè)74373鎖存器中分別被鎖入了加數(shù)55H和被加數(shù)AAH?？呻p擊圖2-1的ALU181元件，了解其VHDL描述。（2）設(shè)定鍵8為低電平，即M=0（允許算術(shù)操作），鍵6控制時(shí)鐘SCLK，可設(shè)置表2-1的S3.0=0 F?，F(xiàn)連續(xù)按動(dòng)鍵6，設(shè)置操作方式選擇S3.0=9（加法操作），使數(shù)碼管8顯示9，以驗(yàn)證ALU的算術(shù)運(yùn)算功能： 當(dāng)鍵7設(shè)置cn=0（最低位無(wú)進(jìn)位）時(shí)，數(shù)碼管7/6/5=0FF（55H+AAH=0FFH）；當(dāng)鍵7設(shè)置cn=1（最低位有進(jìn)位）時(shí)，數(shù)碼管7/6/5=100（55H+AAH+1=100H）；（3）若設(shè)定鍵8為高電平，即M=1，鍵KEY6控制時(shí)鐘SCLK，設(shè)置S3.0=0F，KEY7設(shè)置cn=0或cn=1，驗(yàn)證ALU的邏輯運(yùn)算功能，并記錄實(shí)驗(yàn)數(shù)據(jù)。(4) 驗(yàn)證ALU181的算術(shù)運(yùn)算和邏輯運(yùn)算功能，ALU181模塊功能可參照表2-1。表2-3給定了寄存器DRl=A7.0和DR2=B7.0的數(shù)據(jù)(十六進(jìn)制)，要求根據(jù)此數(shù)據(jù)對(duì)照邏輯功能表所得的理論值(要求課前完成)與實(shí)驗(yàn)結(jié)果值進(jìn)行比較(均采用正邏輯0)。(5)表2-4列出了8種常用的算術(shù)與邏輯運(yùn)算要求指定的操作內(nèi)容，正確選擇運(yùn)算器數(shù)據(jù)通路、控制參數(shù)S3、S2、S1、S0、M，并將實(shí)驗(yàn)結(jié)果值填入括號(hào)內(nèi)，表中給定原始數(shù)據(jù)DR1=A7.0和DR2=B7.0，以后的數(shù)據(jù)取自前面運(yùn)算的結(jié)果。五、表2-2、3、4的值表2-2 A7.0，B7.0設(shè)置值檢查F7.0SW_B寄存器內(nèi)容S3 S2 S1 S0MBUSA7.0B7.0010101010010101011010101010 00000010111111110010101011010101010000100表2-3S3 S2 S1 S0A7.0B7.0算術(shù)運(yùn)算 M=0邏輯運(yùn)算（M=1）cn=0（無(wú)進(jìn)位）cn=1（有進(jìn)位）0000AA55F=（ AA ） F=（ AB ） F=（ 55 ） 0001AA55F=（ FF ） F=（ 00 ） F=（ 00 ） 0010AA55F=（ AA ） F=（ AB ） F=（ 55 ） 0011AA55F=（ 00 ） F=（ 00 ） F=（ 00 ） 0100FF01F=（ FD ） F=（ FE ） F=（ FE ） 0101FF01F=（ FD ） F=（ FD ） F=（ FE ） 0110FF01F=（ FE ） F=（ FD ） F=（ FE ） 0111FF01F=（ FF ） F=（ FE ） F=（ FE ） 1000FFFFF=（ FE ） F=（ FF ） F=（ FF ） 1001FFFFF=（ FE ） F=（ FE ） F=（ FF ） 1010FFFFF=（ FE ） F=（ FF ） F=（ FF ） 1011FFFFF=（ FF ） F=（ FE ） F=（ FF ） 11005501F=（ FF ） F=（ 00 ） F=（ 01 ） 11015501F=（ AA ） F=（ AB ） F=（ FF ） 11105501F=（ 54 ） F=（ 55 ） F=（ 55 ） 11115501F=（ 55 ） F=（ 54 ） F=（ 55 ） 表2-48種常用的算術(shù)與邏輯運(yùn)算操作S3 S2S1S0MCnDR1DR2運(yùn)算關(guān)系及結(jié)果顯示Cn4邏輯乘10111066FFDR1 DR2DR2( 66 )0傳送11111066FFDR1 DR2 ( 66 )0按位加01101066FFDR1DR2DR2( 99 )0取反00001066FFDR2 ( 99 )0加100111066FFDR2 + 1DR2 ( 00 )1求負(fù)01011066FF+ 1 DR2( 01 )1加法11101066FFDR1 + DR2DR2( FF )0減法11011066FFDR1 DR2DR2( 99 )1六、實(shí)驗(yàn)原理圖七、實(shí)驗(yàn)仿真波形圖（1）M=L，CN=L圖為M為低電平，CN為低電平時(shí)的波形圖，此時(shí)無(wú)進(jìn)位。SCLK為時(shí)鐘脈沖。IN為輸入，在A0-B1產(chǎn)生的鎖存信號(hào)的作用下，分別存入A和B。A=AA，B=55，驗(yàn)證ALU的算術(shù)操作功能。當(dāng)S=0000時(shí)，F(xiàn)=A=AA；當(dāng)S=0001時(shí)，F(xiàn)=A+B=AA+55=FF；當(dāng)S=0010時(shí)，F(xiàn)=A+B反=AA+AA=AA；根據(jù)表2-1，可以得出16個(gè)模式，F(xiàn)的值均正確。CN4為運(yùn)算后的輸出進(jìn)位位。（2）M=H圖為M為高電平，此時(shí)CN可以為任意電平。SCLK為時(shí)鐘脈沖。IN為輸入，在A0-B1產(chǎn)生的鎖存信號(hào)的作用下，分別存入A和B。A=AA，B=55，驗(yàn)證ALU的邏輯操作功能。當(dāng)S=0000時(shí)，F(xiàn)=A反=55；當(dāng)S=0001時(shí)，F(xiàn)=（A+B）反=（AA+55）反=FF反=00；當(dāng)S=0010時(shí)，F(xiàn)=A反與B=55與AA=55；根據(jù)表2-1，可以得出16個(gè)模式，F(xiàn)的值均正確。CN4為運(yùn)算后的輸出進(jìn)位位。2帶進(jìn)位算術(shù)運(yùn)算實(shí)驗(yàn)一實(shí)驗(yàn)?zāi)康?、驗(yàn)證帶進(jìn)位控制的算術(shù)運(yùn)算功能發(fā)生器的功能。 2、按指定數(shù)據(jù)完成幾種指定的算術(shù)運(yùn)算。二實(shí)驗(yàn)原理在實(shí)驗(yàn)（1）的基礎(chǔ)上增加進(jìn)位控制電路，將運(yùn)算器ALU181的進(jìn)位位送入D鎖存器，由T4和CN控制其寫入，在此，T4是由鍵5產(chǎn)生的脈沖信號(hào)，這時(shí)，CN的功能是電平控制信號(hào)（高電平時(shí)，CN有效），控制是否允許將進(jìn)位信號(hào)co加入下一加法周期的最低進(jìn)位位，從而可實(shí)現(xiàn)帶進(jìn)位控制運(yùn)算。三表2-5表2-5S3 S2 S1 S0A7.0B7.0算術(shù)運(yùn)算 M=0邏輯運(yùn)算（M=1）cn=0（無(wú)進(jìn)位）cn=1（有進(jìn)位）0101FF01F=（ FD ） F=（ FD ） F=（ FE ） 0110FF01F=（ FE ） F=（ FD ） F=（ FE ） 0111FF01F=（ FF ） F=（ FE ） F=（ FE ） 1000FFFFF=（ FE ） F=（ FF ） F=（ FF ） 1001FFFFF=（ FE ） F=（ FF ） F=（ FF ） 1010FFFFF=（ FE ） F=（ FF ） F=（ FF ） 四、實(shí)驗(yàn)原理圖五、實(shí)驗(yàn)仿真波形圖（1）M=L，CN=L圖為M為低電平，CN為低電平時(shí)的波形圖，此時(shí)無(wú)進(jìn)位。SCLK為時(shí)鐘脈沖。IN為輸入，在A0-B1產(chǎn)生的鎖存信號(hào)的作用下，分別存入A和B。A=A3，B=57，驗(yàn)證ALU的驗(yàn)證帶進(jìn)位控制的算術(shù)運(yùn)算功能發(fā)生器的功能。當(dāng)S=0000時(shí)，F(xiàn)=A=A3；當(dāng)S=0001時(shí)，F(xiàn)=A+B=A3+57=F7；當(dāng)S=0010時(shí)，F(xiàn)=A+B反=A3+A8=AB；根據(jù)表2-1，可以得出16個(gè)模式，F(xiàn)的值均正確。(2)M=L，CN=H圖為M為低電平，CN為高電平時(shí)的波形圖，此時(shí)有進(jìn)位。SCLK為時(shí)鐘脈沖。IN為輸入，在A0-B1產(chǎn)生的鎖存信號(hào)的作用下，分別存入A和B。A=A3，B=57，驗(yàn)證ALU的驗(yàn)證帶進(jìn)位控制的算術(shù)運(yùn)算功能發(fā)生器的功能。當(dāng)S=0000時(shí)，F(xiàn)=A+1=A3；當(dāng)S=0001時(shí)，F(xiàn)=A+B+1=A3+57+1=F7；當(dāng)S=0010時(shí)，F(xiàn)=A+B反+1=A3+A8+1=AB；根據(jù)表2-1，可以得出16個(gè)模式，F(xiàn)的值均正確。（3）M=H圖為M為高電平，此時(shí)CN可以為任意電平。SCLK為時(shí)鐘脈沖。IN為輸入，在A0-B1產(chǎn)生的鎖存信號(hào)的作用下，分別存入A和B。A=A3，B=57，驗(yàn)證ALU的邏輯操作功能。當(dāng)S=0000時(shí)，F(xiàn)=A反=5C；當(dāng)S=0001時(shí)，F(xiàn)=（A+B）反=（A3+57）反=F7反=58；當(dāng)S=0010時(shí)，F(xiàn)=A反與B=5C與57=54；根據(jù)表2-1，可以得出16個(gè)模式，F(xiàn)的值均正確。3. 移位運(yùn)算器實(shí)驗(yàn)一實(shí)驗(yàn)?zāi)康?. 驗(yàn)證移位控制的組合功能。二實(shí)驗(yàn)原理1、移位運(yùn)算實(shí)驗(yàn)原理圖如圖2-3所示。移位運(yùn)算器SHEFT使用VHDL語(yǔ)言編寫，其輸入/輸出端分別與鍵盤/顯示器LED連接。移位運(yùn)算器是時(shí)序電路，在時(shí)鐘信號(hào)到來(lái)時(shí)狀態(tài)產(chǎn)生變化，CLK為其時(shí)鐘脈沖。由S0、S1、M控制移位運(yùn)算的功能狀態(tài)，具有數(shù)據(jù)裝入、數(shù)據(jù)保持、循環(huán)右移、帶進(jìn)位循環(huán)右移，循環(huán)左移、帶進(jìn)位循環(huán)左移等功能。移位運(yùn)算器的具體功能見表2-7所示：2電路連接、輸入數(shù)據(jù)的按鍵、輸出顯示數(shù)碼管的定義如圖2-3右上角所示。CLK時(shí)鐘脈沖，通過鍵5產(chǎn)生01；M 工作模式，M=1時(shí)帶進(jìn)位循環(huán)移位，由鍵8控制；C0 允許帶進(jìn)位移位輸入，由 鍵7控制；S 移位模式03，由 鍵6控制，顯示在數(shù)碼管LED8上；D7.0 移位數(shù)據(jù)輸入，由 鍵（2和1）控制，顯示在數(shù)碼管（2和1）上；QB7.0移位數(shù)據(jù)輸出，顯示在數(shù)碼管（6和5）上；CN移位數(shù)據(jù)輸出進(jìn)位，顯示在數(shù)碼管（7）上；表2-7移位發(fā)生器的功能GS1S0M功 能000任意保持0100循環(huán)右移0101帶進(jìn)位循環(huán)右移0010循環(huán)左移0011帶進(jìn)位循環(huán)左移任意11任意加載待移