組成原理練習題.doc

計算機組成原理練習題計算機組成原理練習題（注意：本題不作為任何考試的題庫）選擇題：1. 計算機系統(tǒng)中的存貯器系統(tǒng)是指_D_。A RAM存貯器B ROM存貯器C 主存貯器D cache、主存貯器和外存貯器2. 某機字長32位，其中1位符號位，31位表示尾數(shù)。若用定點小數(shù)表示，則最大正小數(shù)為_B_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-313. 算術 / 邏輯運算單元74181ALU可完成_C_。A 16種算術運算功能B 16種邏輯運算功能C 16種算術運算功能和16種邏輯運算功能D 4位乘法運算和除法運算功能4. 存儲單元是指_B_。A 存放一個二進制信息位的存貯元B 存放一個機器字的所有存貯元集合C 存放一個字節(jié)的所有存貯元集合D 存放兩個字節(jié)的所有存貯元集合；5. 相聯(lián)存貯器是按_C_進行尋址的存貯器。A 地址方式 B 堆棧方式 C 內容指定方式 D 地址方式與堆棧方式6. 變址尋址方式中，操作數(shù)的有效地址等于_C_。A 基值寄存器內容加上形式地址（位移量）B 堆棧指示器內容加上形式地址（位移量）C 變址寄存器內容加上形式地址（位移量）D 程序記數(shù)器內容加上形式地址（位移量）7. 以下敘述中正確描述的句子是：_AD_。A 同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作8. 計算機使用總線結構的主要優(yōu)點是便于實現(xiàn)積木化，同時_C_。A 減少了信息傳輸量B 提高了信息傳輸?shù)乃俣菴 減少了信息傳輸線的條數(shù)D 加重了CPU的工作量9. 帶有處理器的設備一般稱為_A_設備。A 智能化 B 交互式 C 遠程通信 D 過程控制10. 若浮點數(shù)用補碼表示，判斷運算結果是否為規(guī)格化數(shù)的方法是_C_。A 階符與數(shù)符相同為規(guī)格化數(shù)B 階符與數(shù)符相異為規(guī)格化數(shù)C 數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)D 數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù)11. 16位定點字長的字，采用2的補碼形式表示時,一個字所能表示的整數(shù)范圍是_A_。A -215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1） +215 D -215 +215 12. 某SRAM芯片，存儲容量為64K16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為D_。A 64，16 B 16，64 C 64，8 D 16，16 指令使用某個寄存器中的操作數(shù)的尋址方式稱為C_尋址。A 直接內存 B 間接內存 C 寄存器直接 D 寄存器間接13. 計算機的外圍設備是指_D_。A 輸入/輸出設備 B 外存儲器C 遠程通信設備 D 除了CPU 和內存以外的其它設備14. 中斷向量是_B_。A 中斷服務處理子程序 B 中斷服務處理子程序入口地址C 中斷服務處理子程序名 D 中斷返回地址15. 馮諾依曼機工作的基本方式的特點是_B_。A 多指令流單數(shù)據(jù)流B 按地址訪問并順序執(zhí)行指令C 堆棧操作D 存貯器按內容選擇地址16. 在機器數(shù)_B_中，零的表示形式是唯一的。A 原碼 B 補碼 C 移碼 D 反碼17. 在定點二進制運算器中，減法運算一般通過B_來實現(xiàn)。A 原碼運算的二進制減法器B 補碼運算的二進制減法器C 原碼運算的十進制加法器D 補碼運算的二進制加法器18. 某計算機字長32位，其存儲容量為4MB，若按半字編址，它的尋址范圍是C_。 A 4MB B 2MB C 2M D 1M19. 主存貯器和CPU之間增加cache的目的是_A。A 解決CPU和主存之間的速度匹配問題B 擴大主存貯器容量C 擴大CPU中通用寄存器的數(shù)量D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量20. 單地址指令中為了完成兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另一個常需采用_C_。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式21. 同步控制是_C_。A 只適用于CPU控制的方式B 只適用于外圍設備控制的方式C 由統(tǒng)一時序信號控制的方式D 所有指令執(zhí)行時間都相同的方式22. 描述 PCI 總線中基本概念不正確的句子是_C_。A PCI 總線是一個與處理器無關的高速外圍總線B PCI總線的基本傳輸機制是猝發(fā)式傳送 C PCI 設備一定是主設備 D 系統(tǒng)中只允許有一條PCI總線23. CRT的分辨率為10241024像素，像素的顏色數(shù)為256，則刷新存儲器的容量為_C_。A 512KB B 1MB C 256KB D 2MB 24. 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用_B_。A 通用寄存器 B 堆棧 C 存儲器 D 外存25. 8位定點字長的字，采用2的補碼表示時，一個字所能表示的整數(shù)范圍是_A_。A 128 +127 B 127 +127 C 129 +128 D -128 +12826. 下面浮點運算器的描述中正確的句子是：_。 A. 浮點運算器可用階碼部件和尾數(shù)部件實現(xiàn) B. 階碼部件可實現(xiàn)加、減、乘、除四種運算 C. 階碼部件只進行階碼相加、相減和比較操作 D. 尾數(shù)部件只進行乘法和減法運算27. 某計算機字長16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_B_ A. 64K B. 32K C. 64KB D. 32 KB 28. 雙端口存儲器在_A_情況下會發(fā)生讀/寫沖突。 A. 左端口與右端口的地址碼不同 B. 左端口與右端口的地址碼相同 C. 左端口與右端口的數(shù)據(jù)碼不同 D. 左端口與右端口的數(shù)據(jù)碼相同29. 寄存器間接尋址方式中，操作數(shù)處在_B_。 A. 通用寄存器 B. 主存單元 C. 程序計數(shù)器 D. 堆棧30. 微程序控制器中，機器指令與微指令的關系是_B_。 A. 每一條機器指令由一條微指令來執(zhí)行 B. 每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行 C. 每一條機器指令組成的程序可由一條微指令來執(zhí)行 D. 一條微指令由若干條機器指令組成31. 硬盤每個扇區(qū)存儲的固定數(shù)據(jù)是_A_。 A. 512B B.1024B C.256B D.512KB32. CPU響應中斷請求的時間是_A_。 A. 一條指令執(zhí)行結束 B. 一次 I/O 操作結束 C. 一個程序執(zhí)行結束 D. 一次DMA 操作結束33. 對計算機的產生有重要影響的是：_B_。 A. 牛頓、維納、圖靈 B. 萊布尼茲、布爾、圖靈 C. 巴貝奇、維納、麥克斯韋 D. 萊布尼茲、布爾、克雷 34. 假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校校驗的字符碼是_D_。 A. 11001011 B. 11010110 C. 11000001 D. 1100100135. 按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認為是_B_。 A 全串行運算的乘法器 B 全并行運算的乘法器 C 串并行運算的乘法器 D 并串型運算的乘法器 36. 某計算機字長32位，其存儲容量為16MB，若按雙字編址，它的尋址范圍是_B_。 A. 16MB B. 2M C. 8MB D. 16M37. 程序控制類指令的功能是_D_。 A 進行算術運算和邏輯運算 B 進行主存與CPU之間的數(shù)據(jù)傳送 C 進行CPU和I / O設備之間的數(shù)據(jù)傳送 D 改變程序執(zhí)行順序 38. 一個機器周期是_A_時鐘周期。 A. 4個 B. 5個 C. 6個 D. 7個39. 系統(tǒng)總線中控制線的功能是_A_。 A 提供主存、I/O接口設備的控制信號和響應信號 B 提供主存、I/O接口設備的地址信號 C 提供主存、I/O接口設備的時序信號 D 提供主存、I/O接口設備的數(shù)據(jù)信號40. 具有自同步能力的記錄方式是_C_。 A NRZ0 B NRZ1 C PM D MFM41. 計算機系統(tǒng)應包括_D_。A 運算器、存儲器、控制器B 外部設備和主機C 主機和實用程序D 配套的硬件設備和軟件系統(tǒng)42. 用64位字長（其中1位符號位）表示定點整數(shù)時，所能表示的數(shù)值范圍是_B_。A 0，264 1 B 0，263 1 C 0，262 1 D 0，263 43. 四片74181ALU和1片74182CLA器件相配合，具有如下進位傳遞功能_B_。A 行波進位 ；B 組內先行進位，組間先行進位 ；C 組內先行進位，組間行波進位 ；D 組內行波進位，組間先行進位 ；44. 某SRAM芯片，其容量為5128位，除了電源和接地端，該芯片引出線的最小數(shù)目應是_D_。A. 23 B. 25 C. 50 D. 1945. 堆棧尋址方式中，設A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動作是：（A）MSP ，（SP）- 1 SP ，那么出棧的動作應是_ B_。 A （MSP）A， （SP） + 1SP ； B （SP） + 1SP ，（MSP）A ； C （SP） - 1SP ，（MSP）A ； D （MSP）A ，（SP） - 1SP ；46. 指令周期是指_C_。 A CPU從主存取出一條指令的時間 ； B CPU執(zhí)行一條指令的時間 ； C CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時間 ； D 時鐘周期時間 ；47. 在_B_的微型計算機系統(tǒng)中，ALU運算輸出端需要數(shù)據(jù)緩沖寄存器暫時保存結果。 A 單總線 B 雙總線 C 三總線 D 多總線48. 在微型機系統(tǒng)中，外圍設備通過_B_與主板的系統(tǒng)總線相連接。 A 適配器 B 設備控制器 C 計數(shù)器 D 寄存器49. DVDROM光盤的基本數(shù)據(jù)傳輸率為_C_KB/S。A. 150 B. 1500 C. 1358 D. 151750. 至今為止，計算機中的所有信息仍以二進制方式表示的理由是_C_。A節(jié)約元件； B 運算速度快； C 物理器件的性能決定 ； D 信息處理方便；51. 用32位字長（其中1位符號位）表示定點小數(shù)是，所能表示的數(shù)值范圍是_B_。A 0，1 2-32 B 0，1 2-31 C 0，1 2-30 D 0，152. 已知X為整數(shù)，且X補 = 10011011，則X的十進制數(shù)值是B_。A +155 B 101 C 155 D +10153. 主存儲器是計算機系統(tǒng)的記憶設備，它主要用來_C_。A 存放數(shù)據(jù) B 存放程序 C 存放數(shù)據(jù)和程序 D 存放微程序54. 微型計算機系統(tǒng)中，其主存儲器應該采用_C_。A SRAM B PROM C DRAM D EPROM55. 指令系統(tǒng)采用不同尋址方式的目的是_B_。A 實現(xiàn)存貯程序和程序控制；B 縮短指令長度，擴大尋址空間，提高編程靈活性；。C 可直接訪問外存；D 提供擴展操作碼的可能并降低指令譯碼的難度；56. 在CPU中跟蹤指令后繼地址的寄存器是_B_。A 主存地址寄存器 B 程序計數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器57. 系統(tǒng)總線地址的功能是_D_。A 選擇主存單元地址；B 選擇進行信息傳輸?shù)脑O備；C 選擇外存地址；D 指定主存和I/O設備接口電路的地址；58. CRT的顏色數(shù)為256色，則刷新存儲器每個單元的字長是_C_。A 256位 B 16位 C 8位 D 7位59. 采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要用一個_C_時間。A 指令周期 B 機器周期 C 存儲周期 D 總線周期60. 在定點運算器中，溢出判斷電路一般用_C_來實現(xiàn)。 A 與非門 B 或非門 C 異或門 D 與或非門61. 某DRAM芯片，其容量為256K8位，除了電源端和接地端，該芯片引出線的最小數(shù)目 應為_B_。 A 23 B 25 C 50 D 2162. 以下四種類型的半導體存儲器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最 高的是_B_。 A DRAM B SRAM C 閃速存儲器 D EPROM63. 指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實現(xiàn)_D_。 A 堆棧尋址 ； B 程序的條件轉移 ； C 程序的無條件轉移 ； D 程序的條件轉移或無條件轉移 ；64. 異步控制常用于計算機中 C 的主要控制方式。 A CPU與內存交換數(shù)據(jù) B CPU與高速外圍設備交換數(shù)據(jù) C CPU與低速和不規(guī)則外圍設備交換數(shù)據(jù) D CPU與外圍設備交換數(shù)據(jù)65. 多總線結構的計算機系統(tǒng)，采用_A_方法，對提高系統(tǒng)的吞吐率最有效。 A 多端口存貯器 B 提高主存的速度 C 交叉編址多模塊存貯器 D 高速緩沖存貯器66. 磁盤驅動器向盤片磁層記錄數(shù)據(jù)時采用_B_方式寫入。 A 并行 B 串行 C 并行串行 D 串行并行67. IEEE1394所以能實現(xiàn)數(shù)據(jù)傳送的實時性，是因為_C_。 A 除異步傳送外，還提供同步傳送方式 B 提高了時鐘頻率 C 除優(yōu)先權仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式 D 支持通道方式68. 32位微型計算機中乘除法大多數(shù)用_B_實現(xiàn)。A 軟件 B 硬件 C 固件 D 軟件硬件結合69. 在計算機中，浮點數(shù)的階碼采用_C_表示。 A 原碼 B 補碼 C 移碼 D 反碼70. 某機字長32位，存儲容量64MB，若按字編址，它的尋址范圍是_B_。A 8M B 16M C 16MB D 8MB71. 采用虛擬存貯器的主要目的是_B_。A 提高主存貯器的存取速度 ；B 擴大主存貯器的存貯空間，并能進行自動管理和調度 ；C 提高外存貯器的存取速度 ；D 擴大外存貯器的存貯空間 ；72. 算術右移指令執(zhí)行的操作是_B_。A 符號位填0，并順次右移1位，最低位移至進位標志位 ；B 符號位不變，并順次右移1位，最低位移至進位標志位 ；C 進位標志位移至符號位，順次右移1位，最低位移至進位標志位 ；D 符號位填1，并順次右移1位，最低位移至進位標志位 ；73. 同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因為同步傳輸_C_。A 不需要應答信號B 總線長度較短C 用一個公共時鐘信號進行同步D 各部件存取時間較為接近74. 美國視頻電子標準協(xié)會定義了一個VGA擴展集，將顯示方式標準化，這稱為著名的_B_顯示模式。A AVGA B SVGA C VESA EGA75. CPU響應中斷時，進入“中斷周期”，采用硬件方法保護并更新程序計數(shù)器PC內容，而不是由軟件完成，主要是為了_A_。A 能進入中斷處理程序，并能正確返回源程序B 節(jié)省主存空間C 提高處理機速度D 易于編制中斷處理程序76. 我國在_D_年研制成功了第一臺電子數(shù)字計算機 A 1946， 1958 B 1950， 1968 C 1958，1961 D 1959， 196577. 定點16位字長的字，采用2的補碼形式表示時，一個字所能表示的整數(shù)范圍_A_。A - 215 +（215 1） B -（215 1） +（215 1）C -（215 + 1） +215 D -215 +21578. 定點計算機用來進行_B_。A 十進制數(shù)加法運算 B 定點數(shù)運算 C 浮點數(shù)運算 D 既進行定點數(shù)運算也進行浮點數(shù)運算79. 某DRAM芯片，其存儲容量為512K8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_D_。A 8， 512 B 512， 8 C 18， 8 D 19， 880. 雙端口存儲器所以能高速進行讀/寫，是因為采用_B_。A 高速芯片 B 兩套相互獨立的讀寫電路 C 流水技術 D 新型器件81. 二地址指令中，操作數(shù)的物理位置不可安排在_A_。A 棧頂和次棧頂 B 兩個主存單元 C 一個主存單元和一個寄存器 D 兩個寄存器82. 描述流水CPU基本概念正確的句子是_。 A.流水CPU是以空間并行性為原理構造的處理器 B.流水CPU一定是RISC機器 C.流水CPU一定是多媒體CPU D.流水CPU是一種非常經(jīng)濟而實用的時間并行技術83. 下面關于微指令不正確的說法是_。A 一條微指令可以包含任意個微命令B 一條機器指令由多條微指令構成的微程序解釋執(zhí)行C 微指令計算機中最小的控制單位D 所有指令的取指周期的微指令都相同84. DVDROM光盤是_C_型光盤，可用做計算機的_存儲器和數(shù)字化多媒體設備。 A 重寫， 內 B 只讀， 外 C 一次， 外 D 多次， 內85. 在單級中斷系統(tǒng)中，CPU一旦響應中斷，則立即將_C_標志置位，以防本次中斷服務結束前同級的其他中斷源產生另一次中斷進行干擾。 A 中斷允許 B 中斷請求 C 中斷屏蔽 D 中斷保護86. 目前大多數(shù)集成電路生產中，所采用的基本材料為_A_。A. 單晶硅 B. 非晶硅 C. 銻化鉬 D. 硫化鎘87. 用16位字長（其中一位符號位）表示定點小數(shù)時，所能表示的數(shù)值范圍是C_。A. 0N1-2-（16+1） B. 0N1-2-16 C. 0N1-2-（16-1） D. 0N188. 運算器雖有許多部件組成，但核心部件是B_。A. 數(shù)據(jù)總線 B. 算術邏輯運算單元 C. 多路開關 D. 累加寄存器89. 某計算機字長32位，其存儲容量為4MB，若按字編址，它的尋址范圍是_A_。A. 1M B. 4MB C. 4M D. 1MB90. 常用的虛擬存貯系統(tǒng)由_A_兩級存貯器組成，其中輔存是大容量的磁表面存貯器。A.主存-輔存 B.快存-主存 C.快存-輔存 D.通用寄存器-主存91. 零地址指令中的兩個操作數(shù)可以采用_A_得到。A.堆棧尋址方式 B.立即尋址方式 C.隱含尋址方式 D.間接尋址方式92. 為確定下一條微指令的地址，通常采用斷定方式，其基本思想是_C_。A.用程序計數(shù)器PC來產生后繼微指令地址B.用微程序計數(shù)器PC來產生后繼微指令地址C.通過微指令順序控制字段的判別字段控制修改直接地址產生后繼微指令地址D.通過指令中指定一個專門字段來控制產生后繼微指令地址93. 為了使設備相對獨立，磁盤控制器的功能全部轉移到設備中，主機與設備間采用_A_接口。 A. SCSI B. 專用 C. ESDI D. RISC94. I/O標準接口SCSI中，一塊主適配器可以連接_B_臺具有SCSI接口的設備。 A. 6 B. 7-15 C. 8 D. 1095. 計算機硬件能直接執(zhí)行的只有_B_。 A 符號語言 B 機器語言 C 匯編語言 D 機器語言和匯編語言96. 假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用奇校驗的字符碼是_A_。 A.11001011 B.11010111 C.11010001 D.1100100197. 運算器的主要功能是進行_C_。 A.邏輯運算 B.算術運算 C.邏輯運算與算術運算 D.初等函數(shù)的運算98. 某存儲芯片為16K*16位，組成64K*32位的存儲系統(tǒng)，需要_B_片該芯片。 A. 4 B. 8 C. 16 D. 3299. 主存貯器和CPU之間增加cache的目的是_A_。 A.解決CPU和主存之間的速度匹配問題 B.擴大主存貯器的容量 C.擴大CPU中通用寄存器的數(shù)量 D.擴大外存的容量100. 指令中直接給出操作數(shù)有效地址的尋址方式稱為_A_尋址。 A.直接內存 B.間接內存 C.寄存器直接 D.寄存器間接101. 異步控制常用于_作為其主要控制方式。 A. 在單總線結構計算機中訪問主存與外圍設備時 B. 微型機的CPU中 C硬布線控制器中 D. 微程序控制器中102. 下面的事件中， 會引發(fā)中斷請求。 A.一條指令執(zhí)行結束 B.一次I/O操作結束 C.一個程序執(zhí)行結束 D.一次DMA操作結束103. 若X補=11010011，則X的十進制數(shù)真值是_C_。 A.-71 B.-48 C.-45 D.-63104. 寄存器間接尋址方式中，操作數(shù)處在_B_。 A.通用寄存器 B.主存單元 C.程序計數(shù)器 D.堆棧105. 下面描述的RISC機器基本概念中不正確的句子是_C_。 A. RISC機器不會出現(xiàn)SS指令 B. RISC機器一定是流水CPU C. RISC機器有復雜的指令系統(tǒng) D. CPU配置很多的通用寄存器106. 關于流行總線結構中基本概念不正確的句子是_D_。 A. 當代流行總線的結構一般采用標準總線技術 B. 當代總線結構中，采用總線分層設計使速度不同的設備掛靠在不同的總線上C. 當代總線結構中允許有多個CPU模塊完成空間并行D當代總線結構中，采用并行通信技術，不采用傳輸速率較低的串行通信107. 下列數(shù)中最大的數(shù)為_。 A.（10010101）2 B.（227）8 C.（96）8 D.（143）5108. 設 32位浮點數(shù)的IEEE754標準中，符號位為1位，階碼為8位，尾數(shù)位為23位，它所能表示的最大規(guī)格化正數(shù)為B_。 A1+（1 2-23）2+128 B1.02+128 C1+（1 2-23）2+127 D1.02+127109. 操作控制器的功能是_D_。A.產生時序信號 B.從主存取出一條指令 C.完成指令譯碼D.從主存取出指令，完成指令譯碼，并產生有關的操作控制信號，以解釋執(zhí)行該指令110. 采用串行接口進行7位數(shù)據(jù)位傳送，帶有1位奇偶校驗位和1位停止位，當波特率為9600波特時，字符傳送速率為_A_。A. 960 B. 873 C. 1371 D. 480111. 通道對CPU的請求形式是B_。A.自陷 B.中斷 C.通道命令 D.跳轉指令112. 下列表達式中正確的運算結果為_B_。A.（10101）2（2）10=（20202）2B.（10101）3（2）10=（20202）3C.（10101）3（3）10=（30303）3D.（101010）3-（20202）3=（11011）3113. 某計算機字長為32位，其存儲容量為16M32位，它的地址線和數(shù)據(jù)線的總和是_D。A.16 B.32 C.64 D.56114. 下面說法錯誤的是_C_。A任何指令的取指周期的微指令都一樣 B任何指令的取指周期都要訪問存儲器 C任何指令的執(zhí)行周期都要訪問存儲器D任何指令的指令周期都包括取指周期和執(zhí)行周期115. 大容量的CACHE應該采用B_。A.全相聯(lián)映射 B.直接相聯(lián)映射 C.組相聯(lián)映射 D.多相聯(lián)映射116. 某中斷系統(tǒng)中，每抽取一個輸入數(shù)據(jù)就需要中斷CPU一次，中斷處理程序接受取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內。該中斷處理需要x秒。另一方面，緩沖區(qū)內每存儲N個數(shù)據(jù)，主程序就將其取出進行處理，這種處理需要y秒。因此該系統(tǒng)可以跟蹤到每秒_A_次中斷請求。A.N/（Nx+y） B.N/（x+y）N C.min1/x，1/y D.max1/x，1/y117. 從器件角度看，計算機經(jīng)歷了四代變化。但從計算機系統(tǒng)結構看，至今絕大多數(shù)計算機仍屬于_B_計算機。A.并行 B.馮諾依曼 C.并發(fā) D.總線118. EPROM是指_D_。A.讀寫存儲器 B.只讀存儲器 C.閃速存儲器 D.光擦除可編程只讀存儲器119. 當代CPU包括_B_。A.運算器、控制器 B.控制器、運算器和CACHEC.運算器、控制器、存儲器 D.控制器、ALU和CACHE120. 下面 C 不是數(shù)據(jù)相關。 A.讀后寫相關 B.寫后讀相關 C.讀后讀相關 D.寫后寫相關121. 下列數(shù)中最小的數(shù)是B_。A.（100101）2 B.（50）8 C.（100010）BCD D.（625）16122. 一個8位的二進制整數(shù)，采用補碼表示，且由3個“1”和5個“0”組成，則最小值為_C_。A.-127 B.-32 C.-125 D.-3123. 以下四種類型指令中，執(zhí)行時間最長的是_C_。A.RR型指令 B.RS型指令 C.SS型指令 D.程序控制指令125.采用軟件方式實現(xiàn)的輸入輸出方式是 AD A.中斷方式 B.DMA方式 C.通道方式 D.程序查詢方式填空題：1. 存儲A. 程序并按B. 地址順序執(zhí)行，這是C. 馮諾依曼型計算機的工作原理。2. 移碼表示法主要用于表示A. 浮點數(shù)的階碼E，以利于比較兩個B指數(shù)的大小和C. 對階操作。3. 微程序設計技術是利用A軟件方法設計B. 操作控制的一門技術。具有規(guī)整性、可維護性、C ._對階_等一系列優(yōu)點。4. 衡量總線性能的重要指標是A.總線帶寬_，它定義為總線本身所能達到的最高B._傳輸速率 _。PCI總線的帶寬可達C._ 264MB / S_。5. 在輸入輸出系統(tǒng)中，采用的輸入輸出方法有程序查詢中斷方式DMA方式通道方式，微機中一般使用A. _，單片機中一般使用B. _ _，大型機一般中使用C. _。6. 相聯(lián)存儲器不按地址而是按A. _內容_訪問的存儲器，在cache系統(tǒng)中，B. 是相聯(lián)存儲器_快表_，它是主存C. _塊_到Cache D. 行 的映射關系。7. 硬布線控制器的設計方法是：先畫出A. _指令周期_流程圖，再利用B. 布爾代數(shù)寫出綜合邏輯表達式，然后用門電路、觸發(fā)器或可編程邏輯等器件實現(xiàn)。8. 磁表面存儲器主要技術指標有A._存儲密度_，B. _存儲容量_，C. _平均存取時間_，和數(shù)據(jù)傳輸率。9. DMA 控制器按其A組成結構結構，分為B _選擇 _型和B. _多路_型兩種。10. 數(shù)的真值變成機器碼可采用A. _原碼_表示法，B. _補碼_表示法，C._反碼_表示法，移碼表示法。11. 形成指令地址的方式，稱為A._指令尋址_方式，有B. _順序_尋址和C. _跳躍_尋址。12. CPU從A. _存儲器_取出一條指令并執(zhí)行這條指令的時間和稱為B. 指令周期 _。由于各種指 令的操作功能不同，各種指令的指令周期是不相同的。13. 一個定點數(shù)由A. 數(shù)符_和B. _尾數(shù)_兩部分組成。根據(jù)小數(shù)點位置不同，定點數(shù)有C. _純小數(shù)_和純整數(shù)之分。14. 對存儲器的要求是A. _容量大_，B. 速度快_，C. _成本低_。為了解決這三方面的矛盾計算機采用多級存儲體系結構。15. 當今的CPU 芯片除了包括定點運算器和控制器外，還包括A. _CACHE_，B. _浮點_運算器和C. _存儲_管理等部件。16. RISC指令系統(tǒng)的最大特點是：A. 指令條數(shù)少_；B. 指令長度固定_；C. 指令格式和尋址方式_，只有取數(shù) / 存數(shù)指令訪問存儲器。17. 并行處理技術已成為計算機技術發(fā)展的主流。它可貫穿于信息加工的各個步驟和階段。概括起來，主要有三種形式A.時間 _并行；B. _空間_并行；C._時間加空間_并行。18. 硬盤的一個盤片稱為一個A. 記錄面 ，每個盤片被劃分為多個同心圓，一個同心圓稱為一個B. 磁道 ，同心圓被分割成多個部分，每一部分稱為一個C. 扇區(qū) 。19. 按IEEE764標準，一個浮點數(shù)由A._符號位S_，階碼E ，尾數(shù)m 三部分組成。其中階碼E 的值等于指數(shù)的B.基值E_加上一個固定偏移量C._127_。20. 存儲器的技術指標有A.存儲容量_，B._存儲時間_，C._存儲周期_，和存儲器帶寬。21. 指令操作碼字段表征指令的A.操作，特征與功能_，而地址碼字段指示B.操作數(shù)的地址_。微小型機多采用 C.二地址，單地址，零地址_混合方式的指令格式。22. 總線有A.物理_特性，B._功能_特性，電氣特性，C._時間_特性。23. 不同的CRT顯示標準所支持的最大A.分辨率_和B.灰度級_是不同的。24. 指令格式中，地址碼字段是通過A.尋址方式_來體現(xiàn)的，因為通過某種方式的變換，可以給出 B._操作數(shù)有效_地址。常用的指令格式有零地址指令、單地址指令、C.二地址指令_三種.25. 雙端口存儲器和多模塊交叉存儲器屬于A.并行_存儲器結構.前者采用B.空間_技術,后者采用C._時間_技術.26. CPU周期也稱為A._機器周期_；一個CPU周期包含若干個B._時鐘周期_。任何一條指令的指令周期至少需要C._2_個CPU周期。27. RISC CPU是克服CISC機器缺點的基礎上發(fā)展起來的，它具有的三個基本要素是：（1） 一個有限的A簡單指令系統(tǒng)._；（2） CPU配備大量的B.通用寄存器_；（3） 強調C.指令流水線_的優(yōu)化。28. 總線仲裁部件通過采用A.優(yōu)先級_策略或B._公平_策略，選擇其中一個主設備作為總線的下一次主方，接管C.總線控制權_。29. 為了組成256K*32的存儲系統(tǒng)，需要64K*16的存儲芯片A. 8 片。30. 在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為A._總線_。就其所傳送 信息的性質而言，總線可以分為數(shù)據(jù)總線、B.地址總線_、C._控制總線_。31. 總線定時是總線系統(tǒng)的核心問題之一。為了同步主方、從方的操作，必須制訂A.定時協(xié)議_。通常采用B.同步_定時和C.異步_定時兩種方式。32. CPU中至少有如下六類寄存器A._指令_寄存器，B._程序_計數(shù)器，C._地址_寄存器，通用寄存器，狀態(tài)條件寄存器，緩沖寄存器。33. 中斷處理中的保存斷點是指保存A. 程序計數(shù)器 和B. 狀態(tài)寄存器 的內容。34. CPU從主存取出一條指令并執(zhí)行該指令的時間叫做A_指令周期_，它常用若干個B_機器周期_來表示，而后者又包含有若干個C_時鐘周期_。35. CPU中，保存當前正在執(zhí)行的指令的寄存器為A_指令寄存器_，保存當前正在執(zhí)行的指令的地址的寄存器為B_程序計數(shù)器_，保存CPU訪存地址的寄存器為C_內存地址寄存器_。36. 一個較完善的指令系統(tǒng)應包含A數(shù)據(jù)傳送_類指令，B_算術運算_類指令，C_邏輯運算_類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。37. 計算機系統(tǒng)中，下列部件都能夠存儲信息：主存CPU內的通用寄存器cache光盤磁盤。按照CPU存取速度排列，由快到慢依次為A_，其中，內存包括B_；屬于外存的是C_。38. 在計算機術語中，將運算器、控制器、cache合在一起，稱為A_CPU_，而將B_cpu_和存儲器合在一起，成為C主機_。39. 如果X的真值是-5，采用8位編碼，則X原A_，X反B_ ，X補C_。40. 半導體SRAM靠A_半導體觸發(fā)器_存貯信息，半導體DRAM則是靠B柵極電容_存貯信息。選擇題答案：1.D 2.B 3.C 4.B 5.C 6.C 7.A、D 8.C 9.A 10.C11.A 12.D 13.C 14.D 15.B 16.B 17.B、C 18.D 19.C 20.A21.C 22.C 23.C, D 24.B 25.B 26