Xilinx ISE Design Suite 13.4 軟件使用流程(EDK和SDK部分).doc_第1頁
Xilinx ISE Design Suite 13.4 軟件使用流程(EDK和SDK部分).doc_第2頁
Xilinx ISE Design Suite 13.4 軟件使用流程(EDK和SDK部分).doc_第3頁
Xilinx ISE Design Suite 13.4 軟件使用流程(EDK和SDK部分).doc_第4頁
Xilinx ISE Design Suite 13.4 軟件使用流程(EDK和SDK部分).doc_第5頁
已閱讀5頁,還剩9頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

Xilinx ISE Design Suite 13.4 軟件使用流程(EDK與SDK部分)ISE的全稱為Integrated Software Environment,即“集成軟件環(huán)境”,是Xilinx公司的硬件設計工具。相對容易使用的、首屈一指的PLD設計環(huán)境 ! ISE將先進的技術與靈活性、易使用性的圖形界面結(jié)合在一起,不管您的經(jīng)驗如何,都讓您在最短的時間,以最少的努力,達到最佳的硬件設計。EDK=Embedded Development Kit,嵌入式開發(fā)套件。 EDK是xilinx公司開發(fā)嵌入式系統(tǒng)的工具。比起xilinx的ISE,二者不同在于,如果僅僅是使用xilinx的fpga做邏輯設計,只需要ISE開發(fā)環(huán)境。但是如果要使用powerpc或者microblaze處理器,從硬件到軟件設計的整個嵌入式系統(tǒng)設計,就需要EDK。SDK(Software Development Kit, 即軟件開發(fā)工具包 )一般是一些被軟件工程師用于為特定的軟件包、軟件框架、硬件平臺、操作系統(tǒng)等建立應用軟件的開發(fā)工具的集合。我是一個剛剛接觸Xinlinx公司開發(fā)的fpga。在對軟件使用中遇到很多問題,在網(wǎng)上很難找到完全匹配的教程。特別是在EDK的使用過程中,網(wǎng)上流傳的教程都是基于老版本的。步驟上有一些差異,對初學者來說往往不知所云,官網(wǎng)上的英文資料也存在一定的理解問題。因此在此介紹一些EDK的使用步驟。在老版本的EDK中。硬件邏輯和軟件工程是在一個EDK軟件中的。而版本比較新一點的,需要EDK硬件工程部分和SDK軟件工程部分結(jié)合使用。以下為具體的使用步驟,在解說的過程中不免出現(xiàn)錯誤。還希望朋友們給以寶貴的意見。1.首先點擊電腦中的Xilinx Platform Studio 快捷方式,打開EDK軟件。如果桌面上沒有快捷方式,也可以在開始所有程序-Xilinx ISE Design Suite 13.4EDKXilinx Platform Studio。圖標如下圖中間完整的顯示。2. 打開軟件后出現(xiàn)下面界面,選擇 Create New preject. 建立新工程。 3. 出現(xiàn)下面界面,這里我們選擇PLB System。這里面介紹一下,PLB和AXI是總線類型。Xinlinx公司開發(fā)的FPGA等,低型號的一般都是PLB式,高級的如V5等是AXI式,這個要根據(jù)自己選擇的器件來確定,在這不用過多介紹,以后大家慢慢就會知道。4下面的界面沒有什么太多的東西,我們要新建一個系統(tǒng)工程,選第一項,點擊next就好。5.下面的界面比較重要,是用來選擇你所用的片子的型號,大家點開看一看就會理解,這里我們只對使用步驟進行講解,不做任何功能,所以默認就好。點擊next。6.下面的界面是選擇核心數(shù)的,我們選擇單核即可,根據(jù)具體的目的可以進行不同的選擇,圖形上表現(xiàn)的是核心的結(jié)構(gòu)。點擊next。7.下面的界面也不需要過多的設置,英文標識已經(jīng)很明顯了,一般可能需要對Local Memory進行設置。點擊next就好8.下面的界面,我們看右面的框框里,里面都是一些熟悉的iP核。點擊每個核心都會有一些設置,都是簡單的參數(shù)??梢杂肁dd和Remove進行移除和添加,大家操作一下就明白了。9.下面的界面,點擊next。選擇處理器高速緩存大小和高速緩存存儲器,這個看功能情況,弄不明白的也可以先不看,了解的深一點后就了解了。10創(chuàng)建的信息,可以看看,點擊Finish11.出現(xiàn)生成的工程界面,這里面知識點很多,IP Catalog 這里面全是一些IP核,大家可以進行設置,操作方式無外乎點擊,右擊,說明也很簡單,Project中有很多文件,這些文件后綴注意的有.Mhs和.Cmd,里面包含了一些下載,結(jié)構(gòu)等信息。Port,addresses這里面是管腳和地址。這些知識網(wǎng)上詳細的解說相對較多。12. 點擊 Graphical Design view 可以看到結(jié)構(gòu)圖,中間的那個大的就是microblaze,其他的是一些外圍電路。沒有問題的話,點擊Hardware-Genetate bitstream。生成。Bit等文件。也可以先點擊Genetate netlist再點擊bitstream。生成這些文件的目的是用來下載到板子上的,這個過程較慢,要幾分鐘或更長時間。大家可以干點其他的事情。13.上面的過程結(jié)束后,我們點擊projectexport hardware.。如下圖所示。14.彈出下面對話框,我們點選對號,在選擇export& launch SDK .這樣會自動跳轉(zhuǎn)到SDK。其他的大家可以點擊試試,或者等以后更了解了再用。15.在這里設置SDK工程的存儲路徑。點擊OK。16.進入SDK界面,這個地方可能出現(xiàn)的和我的界面不太一樣,沒有關系,我的改過選項。17. 點擊 filenewXilinx c project,建立c語言工程18.軟件中已經(jīng)有了一些簡單的程序,在左下角的方框中可以選著,project name為工程名,可以修改。這里隨便選擇一個 hello world。Next。19.點擊next。這里大家了解一下,默認的情況是在第一個選項中打點點選。這樣我們能看到hello world這個工程會建立。如果不想建立這個以有的程序,可以點擊下面的選項,這里不做過多介紹。20.進入以下界面,這里大家可以把左側(cè)的每一個選項點開看看,了解了解,可能你們剛生成的界面和我不一樣,在左面點一點就會看到了,我現(xiàn)在的是testperiph.c的界面。這里面,我們可以進行修改程序,編寫程序,操作依然是點擊,右擊,在左側(cè)點點就了解了。21. 如果軟件部分沒有問題,點擊xilinx toolsprogram FPGA。也可以點擊快捷圖標,22.這個界面,如果前面都是按步驟做的,會自動的填寫,如果不是的話,這里面中間的兩個添加的分別是在EDK中生成的.bit文件和.bmm文件。找到你建立的EDK路徑即可。Microblaze_0里添加的是你建立的SDK路徑中的.elf文件。然后點擊program。23.如果大家僅僅是熟悉軟件的用法,到這步時會出現(xiàn)錯誤。大家不要驚慌,這個錯誤的原因可能是你沒有連接你的開發(fā)板,或者是用U口連接的開發(fā)板等。解決的辦法是你可以用其他的下載工具,因為這時該用的文件都已經(jīng)生成了。或者不用U口下載就好。至于其他的原理,我也不是很清楚了。到此為

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論