2012計(jì)算機(jī)《微機(jī)原理與接口技術(shù)》.doc

2011-2012學(xué)年第二學(xué)期2009級(jí)計(jì)算機(jī)微機(jī)原理與接口技術(shù)考試試題(A)（共2頁，答題時(shí)間120 分鐘）一、選擇題（15題2分=30分）1. 值較大的作為該字的地址( ) 2. WAIT指令可以用來等待外部中斷發(fā)生，但中斷結(jié)束后仍返回WAIT指令繼續(xù)等待 ( )3. 存儲(chǔ)體陣列是存儲(chǔ)器芯片的核心部分，由大量的存儲(chǔ)位單元和陣列結(jié)構(gòu)組織而成( )1. 指令 MOV 0283HBXSI, AX中目標(biāo)操作數(shù)尋址方式為( )A. 寄存器尋址B. 基址變址相對(duì)尋址C. 基址尋址D. 變址尋址2. 某存儲(chǔ)器芯片容量為2K1bit、若用它組成16K8bit存儲(chǔ)器組，所用芯片數(shù)以及用于組內(nèi)尋址的地址線為( ) A. 32片、11根B. 64片、14根C. 8片、 14根D. 16片、8根3. 采用高速緩存(cache)的目的是 ( ) A. 擴(kuò)大主存容量 B. 提高CPU運(yùn)行速度C. 提高總線速度 D. 提高主存速度4. CPU響應(yīng)INTR中斷和NMI中斷的相同必要條件是( )A. 當(dāng)前訪問內(nèi)存結(jié)束B. 開放所有可屏蔽中斷C. 總線空閑D.當(dāng)前指令執(zhí)行結(jié)束5. 某存儲(chǔ)器芯片有地址線13根，數(shù)據(jù)線8根，該存儲(chǔ)器芯片的存儲(chǔ)容量為( ) A. 15K8B. 32K256C. 8K8D. 32K86. 8086的PSW中的方向控制標(biāo)志位是( )A. DFB. IFC. TFD. PF7. 某存儲(chǔ)單元的段基址為3806H，段內(nèi)偏移地址為2A48H，該存儲(chǔ)單元的物理地址為( ) A. 4100HB. 3AA08HC. 3B008HD. 3AAA8H8. “ADD AX，BX+8”的源操作數(shù)在當(dāng)前( ) A. 堆棧段B. 數(shù)據(jù)段C. 代碼段D. 程序段9. 8086中，復(fù)位操作后，程序從( )地址開始執(zhí)行。A. 00000H B. FFFFFHC. FFFFEH D. FFFF0H10. A的ASCII碼值為65D，ASCII碼值為68D的字母是( ) A. B B. C C. D D. E11. 下列存儲(chǔ)器中，存取速度最快的是( )A. CD-ROM B. 內(nèi)存儲(chǔ)器 C. 軟盤 D. 硬盤12. 優(yōu)盤是一種電可擦除、可重寫的( )的存儲(chǔ)器A. 非易失性 B. 易失性 C. 磁介質(zhì)性 D. 隨機(jī)性13. 下列指令中不影響CX內(nèi)容的是( )A. LOOPB. LOOPEC. JCXZD. LOOPNE14. 以下不屬于異常的是( )A. 陷阱B. 異常中止C. 故障D. 溢出15. 8086CPU對(duì)I/O接口編址采用( ) A. I/O端口和存儲(chǔ)器統(tǒng)一編址B. I/O端口和寄存器統(tǒng)一編址C. I/O端口單獨(dú)編址D. 輸入和輸出口分別編址二、填空題（10空2分=20分）1. 8259A在級(jí)聯(lián)方式下，主片通常設(shè)計(jì)為 嵌套方式，從片設(shè)置為 嵌套方式。2. 8086的存儲(chǔ)器是按 編址的。3. 一片8255A端口A有 種工作方式，端口B有 種工作方式。4. Cache的替換策略主要有 、 和 三種。5. 用戶購買內(nèi)存條進(jìn)行內(nèi)存擴(kuò)充，是進(jìn)行存儲(chǔ)器的 擴(kuò)展。6. 8259A通過初始化命令字 來設(shè)置中斷類型碼。三、判斷題（10題1分=10分）4. EPROM 雖然是只讀存儲(chǔ)器，但在編程時(shí)可以向其內(nèi)部寫入數(shù)據(jù) ( )5. 一個(gè)字的兩個(gè)字節(jié)地址中數(shù)RCL是循環(huán)左移指令( )6. 8259A具有8級(jí)優(yōu)先權(quán)控制，通過級(jí)聯(lián)可擴(kuò)展至64級(jí)優(yōu)先權(quán)控制( )7. 每個(gè)時(shí)鐘周期都包含四個(gè)總線周期( )8. 突發(fā)周期總線操作中除第一個(gè)周期外，后面的周期只有T2，沒有T1( )9. 總線周期是微處理器執(zhí)行指令的最小時(shí)間單位( )10. 對(duì)于存儲(chǔ)器的任意存儲(chǔ)單元來說，邏輯地址是唯一的( )四、簡答題（4題5分=20分）1. 簡述I/O接口的主要功能。2. 簡述宏指令和子程序兩者的區(qū)別和各自的優(yōu)缺點(diǎn)。3. 什么是全地址譯碼和部分地址譯碼？各有什么特點(diǎn)？4. 試述中斷處理過程。五、程序題（1、2、3題各4分，4題8分，共20分）1. 已有AX=E896H，BX=3976H，若執(zhí)行ADD BX，AX指令，則結(jié)果BX，AX，標(biāo)志位CF，OF各為何值？2. 源程序如下： MOV CX，9 MOV AL，01H MOV SI，1000HNEXT： MOV SI，AL INC SI SHL AL，1 LOOP NEXT (1)執(zhí)行本程序后：(AL)= ；(SI)= ；(CX)= ； (2)本程序的功能是 。3. 設(shè)(AL)07H，(BL)09H，則指令MUL BLAAM執(zhí)行后，(AH)_；(AL)_。4. 在數(shù)據(jù)段中從0500H單元開始存放著100個(gè)帶符號(hào)數(shù)(16位)，要求把其中的正數(shù)傳送至1000H開始的存儲(chǔ)區(qū)；負(fù)數(shù)傳送至1100H開始的存儲(chǔ)區(qū)。(部分指令已經(jīng)給出)XORDX, DXMOVSI, 0500HMOVDI, 1000H MOVBX, 1100HMOVCX, 100題 號(hào)一二三四五總分得 分評(píng)卷人2011-2012學(xué)年第二學(xué)期2009級(jí)計(jì)算機(jī)微機(jī)原理與接口技術(shù)考試答題紙(A)（共2頁，答題時(shí)間120 分鐘）一、選擇題（15題2分=30分）1. 2. 3. 4. 5.6. 7. 8. 9. 10.11. 12. 13. 14. 15.二、填空題（10空2分=20分）1. 2. 3. 4. 5.6.