數字電子與大規(guī)?？删幊唐骷C合實驗指導書doc-《數字電.doc

數字電子與大規(guī)?？删幊唐骷C合實驗教程梁玉紅 編蔣偉榮 審湖北汽車工業(yè)學院二五年十二月目 錄第一章 數字電子線路基礎實驗.1實驗一門電路邏輯功能測試.1 實驗二半加器、全加器的電路設計實現.4實驗三編碼器、譯碼器和數據選擇器的應用.6實驗四觸發(fā)器的應用和功能置換設計.11實驗五寄存器電路設計.13實驗六計數器的應用及實現. 17實驗七單穩(wěn)態(tài)觸發(fā)順、多諧振蕩器.20第二章 數字電子線路設計性實驗22實驗一D/A轉換與A/D轉換器的應用設計.22實驗二順序脈沖發(fā)生器和脈沖分配器的設計.26實驗三序列脈沖發(fā)生器和序列脈沖檢測電路的設計.27實驗四BP機呼叫電路.28實驗五脈沖邊沿檢測電路.31第三章 可編程邏輯器件基礎實驗.33一、MAXPLUS的用法.33二、下載板與主板的連接關系.43實驗一4位全加器的設計.45實驗二計數器的設計.46實驗三七人表決器的設計.48第四章 可編程邏輯器件設計實驗.49實驗一編碼器與譯碼器設計.49實驗二4位全加器的設計.51實驗三英語字母顯示電路設計.52 實驗四BCD計數器的設計53實驗五數字頻率計的設計.54實驗六4位算術邏輯單元（ALU）的設計.55實驗七波形產生器的設計.57實驗八序列檢測器的設計.58第五章 綜合設計實驗.59實驗一多功能數字鐘的設計59 實驗二出租車計費器的設計.62附錄：.6568第一章 數字電子線路基礎實驗實驗 門電路邏輯功能測試一、實驗目的熟悉常用門電路的邏輯功能二、實驗儀器及所用芯片1、儀器：數字萬用表、雙蹤示波器、脈沖信號源2、芯片：74LS00 二輸入四與非門 74LS02 二輸入四或非門 74LS04 六反向器74LS86二輸入四異或門三、預習要求1、復習門電路工作原理及相應的邏輯表達式2、查閱所用芯片的引腳排列3、熟悉實驗板結構與布局4、了解雙蹤示波器使用方法5、根據實驗內容寫出預習報告四、實驗內容及步驟1、門電路邏輯功能測試任選74LS00一個二輸入與非門，輸出端接發(fā)光二極管。電路如圖1.1所示。將二個輸入端電平按表1.1置位，分別測出電壓及邏輯狀態(tài)。表1.1輸入輸出ABY電壓(V)000110112、異或門邏輯功能測試 用芯片74LS86按圖1.2聯線，輸出Y1、Y2和Y分別接到發(fā)光二極管，四個輸入端分別按表1.2進行輸入數據，記錄輸出結果 表1.2輸入 輸出ACBDY1Y2Y0000100011001110111101013、邏輯電路的邏輯關系測試（1）用74LS02和74LS04按圖1.3接線，輸出Y接發(fā)光二極管。輸入端A、B按表1.3輸入數據，測試輸出Y，按表1.3記錄輸出。（2）用74LS00和74LS04構成一個Y=AB的異或邏輯，畫出邏輯電路，并用實驗驗證。 4、門電路輸出控制測試 分別用74LS00和74LS02按圖1.4接線。S為控制開關，一個輸入端輸入連續(xù)脈沖(從脈沖信號源取)，用示波器觀察S端對輸出端Y的控制作用。5、邏輯門傳輸時間的測量 用兩片六反向器74LS04按圖1.5接線，輸入200KHZ的連續(xù)脈沖，用雙蹤示波器同時觀測輸入輸出相位差，計算每個門的平均傳輸延遲時間t的值。五、實驗報告1、由表1.2和表1.3寫出邏輯表達式，指出電路邏輯功能，填表并畫出邏輯圖。2、思考題：(1)在實驗項目4中，分別說明與非門和或非門各在什么情況下封鎖信號，在什么情況下允許信號通過？(2)若用異或門作為控制門，一端接電平開關S，另一端接信號源，情形又會怎樣？請用實驗驗證之。(3)TTL與非門、或非門等一端輸入信號，另一端懸空，輸出情況怎樣？為什么？(4)若74LS00的一個輸入端接“1”電平，另一輸入端接一個1K電位器，電位器阻值從0開始增大，其輸出將會怎樣變化？為什么？根據與非門內部結構參數，估計阻值調到多大時，將改變輸出，實驗驗證之。實驗二 半加器、全加器的電路設計實現一、實驗目的1、 掌握組合邏輯電路的功能測試2、 用與非門、或非門設計實現半加器和全加器二、實驗儀器及芯片芯片：74LS00：二輸入四與非門 74LS86：二輸入四異或門 74LS04：六反向器三、預習要求1、 預習組合邏輯電路的分析方法2、 預習用與非門和或非門構成半加器和全加器的工作原理3、 根據實驗內容寫出實驗報告四、實驗內容及步驟1、半加器功能測試用異或門和與非門實現的半加器功能測試半加器邏輯表達式為： 用異或門和與非門按式連接如圖2.1所示1）按圖2.1接線， A 、B分別接輸入電平，S 和C分別接電平顯示。2）按表2.1要求改變A、B輸入狀態(tài)，記錄填表2.1 表2.1輸入端A0101B0011輸出端SC2、全加器邏輯功能測試全加器邏輯表達式為：經變換，則表達式為：用異或門和與非門實現電路如圖2.2所示 圖2.2(1) 按圖2.2接線，Ai、Bi和Ci-1 分別接輸入電平，Si 和Ci接電平顯示(2) 按2.2要求,改變輸入狀態(tài)，記錄輸出狀態(tài)表2.2 輸入輸出AiBiCi-1SiCi0000010100111001011101113、半加器電路設計要求：只用與非門電路進行設計。 畫出用與非門實現的邏輯電路圖。按圖接線后，按表2.1驗證。設計提示：若將半加器輸出表達式變形為 可以用 5個二輸人與非門實現。4、16位算術/邏輯運算電路設計 設計要求：1）運算位數：16位2）進行算術運算、邏輯運算設計提示：集成算術/邏輯單元（ALU）能夠完成一系列算術運算和邏輯運算。74LS381是比較簡單的雙極型ALU，功能如下表： 選擇算術/邏輯運算S2S1S0000清零001B減A010A減B011A加B100AB101A+B110AB111予置該算術/邏輯單元可以對兩個4位數據 A和B進行6種算術或邏輯運算，并具清零 予置功能。其中：A3-A0，B3-B0 是兩個4位數據 輸入端。F3-F0數據輸出端S3-S0 可選擇8 種不同的運算功能。五、實驗報告1、 整理實驗報告、圖表，對實驗結果進行分 析。2、 思考題 1) 用或非門74LS02構成半加器，如何實現？至少可用幾個二輸入或非門實現半加器？ 2) 全加器用幾個與或非門實現，寫出邏輯表達式，畫出邏輯圖。實驗三 編碼器、譯碼器和數據選擇器的應用一、實驗目的 1、掌握編碼器、譯碼器和數據選擇器的工作原理 2、編碼器、譯碼器和數據選擇器的應用實現和擴展方式實現二、實驗儀器和所用芯片1、芯片： 74148 ： 優(yōu)先編碼器74LSl38 ： 38線譯碼器 451l ： BCD 七段顯示譯碼、鎖存、驅動器 74LSl53 ： 雙4選1數據選擇器 74LS20 ： 4輸入端雙與非門三、預習要求 l、復習編碼器、譯碼器、七段顯示譯碼器和數據選擇器的工作原理和引腳功能 2、根據實驗內容寫出預習報告四、實驗內容及步驟 1、優(yōu)先編碼器功能測試74148 是集成電路優(yōu)先編碼器，低電平輸出有效；I0I7為輸入，EI輸入控制；Y0Y2為輸出，GS為優(yōu)先編碼工作狀態(tài)標志，EO為輸出使能狀態(tài)。(1) 通過I0到I7 輸入數據；Y2Y0，GS和EO分別接電平指示發(fā)光二極管，輸出顯示；(2) 按表3.l輸入數據，填寫輸出Y2Y0，GS，EO的值。表3.l輸入輸出EII0I1I2I3I4I5I6I7Y2Y1Y0GSEO1XXXXXXXX 0111111110XXXXXXX00XXXXXX010XXXXX0110XXXX01110XXX011110XX0111110X0111111001111111 2、譯碼器功能測試74LSl38是38線譯碼器，低電平輸出有效，邏輯關系如圖3.1所示：其中：A1、A2和A0為輸入變量，Y1-Y7為輸出變量，2A、2B和1為使能控制端。（1）通過A2、A1和A0 輸入數據；Y7-Y0分別接8個電平指示發(fā)光二極管，輸出顯示；2A、2B和1分別按表3.2加高、低電平，填寫輸出Y7-Y0的值。表3.2輸入輸出G2A2B A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00XXXXXX1XXXXXX1XXX100000100001100010100011100100100101100110100111 其中“X”表示任意輸入值3、七段顯示譯碼器功能測試4511是LED七段顯示、鎖存、譯碼、驅動器，輸人為8421-BCD碼，輸出通過限流電阻可直接驅動共陰極LED顯示器，管腳布置如圖3.2所示：其中： 為燈測試輸入，檢查顯示器好壞；為消隱輸入，使顯示器滅；LE為鎖存輸入信號，鎖存輸入的BCD碼信號，即：LE=0，BCD譯成七段碼顯示；LE=1，顯示LE=1之前鎖存的BCD碼。將輸入D、C、B、A作為BCD碼輸入，輸出的七段碼分別接LED顯示器，如圖3.3所示： 圖3.3 按照表3.3輸人，記錄顯示器顯示值。注：若顯示器滅，則在顯示檔內寫“消隱”。 表3.3 輸入顯示LE DCBAXX0XXXXX01XXXX011000001100010110011011010101101110111001111XXXX011101001111114、數據選擇器功能測試74LS153是雙4選1數據選擇器，芯片內部有兩個4-1選擇器，通道選擇A、B是公用的，管腳布置如圖3.4所示:其中：為第一個4-1數據選擇器輸人，低電平有效；1C3-1C0是它的數據輸人；1Y為它的數據輸出。第二個4-l數據選擇器標識類似。(1)邏輯功能測試 將圖3.5的通道選擇輸入B、A分別按表3.4輸入數據，使數據輸入分別為： 1C3lC0=1010 2C32C0=0101將1Y和2Y分別接電平顯示，輸出數據填入表3.415AB2Y1Y14211C0 61C1 51C2 41C3 32C0 102C1 112C2 122C3 13 圖 3.5表3.4電平選擇輸入輸出01BAY1Y21C01C100 1C21C3012C12C0102C32C2115、一位二進制全加器電路設計要求：1）根據全加器的表達式進行電路設計。2）使用38線譯碼器74LSl38和雙4輸人與非門741S20門電路。3）A2、A1、A0分別作為全加器的輸入的被加數、加數和低位來的進位，分別接電平開關，全加器輸出Si和Ci分別接電平顯示。填表3.2表3.2A2A1A0SiCi000001010011100101110111設計提示：利用變量譯碼器充當任意函數發(fā)生器，變量譯碼器的輸入變量作為某一函數的自變量，輔以SSI門電路組成函數發(fā)生器。6、8選1數據選擇器電路設計要求：1）利用雙4選1的74LSl53數據選擇器芯片2）將脈沖信號(1KHZ)接入任何一個輸入，設定通道選擇，用示波器觀察設定通道的脈沖信號。填表3.5設計提示與參考電路：利用雙4選1的74LSl53數據選擇器芯片擴展成8選1的數據選擇器，是數據選擇器的重要應用。8選1的數據選擇器需要3根通道選擇線，74LSl53只有2根，怎么辦？利用使能控制端作為第三根控制線即可達到目的。原2個輸出端要變成一個輸出端，還要附加一些組合電路。參考電路見圖3.6 。（3）全減器電路設計設計要求：1）用74LSl53來構成全減器；2）寫出邏輯真值表，得到邏輯表達式；3）畫出電路。擬訂實驗步驟，調試驗證。 六、實驗報告 1、整理實驗表格和圖表。 2、根據3.1實驗結果寫出： 1)74LSl38使能信號G=f(G1、G2A，G2B)的邏輯表達式。 2)譯碼器輸出Yi的邏輯表達式。 i=0,1，-7實驗四 觸發(fā)器的應用和功能轉換設計一、實驗目的 1、熟悉并掌握RS、D、JK觸發(fā)器的工作原理和功能測試方法 2、學會正確使用觸發(fā)器集成芯片 3、觸發(fā)器功能轉換設計二、實驗儀器及芯片 1、雙蹤示波器 2、芯片： 74LS00：二輸入四與非門 74LS74：雙D觸發(fā)器74LS78：雙JK觸發(fā)器三、實驗內容及步驟1、基本RS觸發(fā)器功能測試 用74LS00構成基本RS觸發(fā)器電路如圖4.1所示。(1)按表4.1順序，給、端加信號，觀察并記錄Q、的狀態(tài)填入表4.1中，說明各種輸入狀態(tài)下，觸發(fā)器執(zhí)行的什么功能？Q邏輯功能01111011RdSdQQ表4.1圖4.1(2) 端接低電平，端加負向單脈沖。(3) 端接高電平，端加負向單脈沖。(4)令= ，在端加負向單脈沖56次。觀察并記錄(2)、（3）、（4）三種情況下Q、端的狀態(tài)和、輸入的關系，正確理解（4）“不定狀態(tài)”的含義。2、維持阻塞型D觸發(fā)器的功能測試74LS74引腳排列見圖4.2，CLR為異步清“0”端，相當于端；PR為異步置“1”端，相當于端；CLK為時鐘CP輸入端。 用其中任一個D觸發(fā)器做實驗，圖4.3為它的邏輯符號。 實驗如下：(1) 在PR、CLR分別接低電平，觀察井記錄異步置“1”端，PR和異步清“0”端，CLR的輸入對Q的影響。(2)令PR=CLR=“1”，D端分別接“l(fā)”和“O”電平，在CP端加正向單脈沖，記錄Q的情況。 (3)在PR=CLR=“1”時，CP端接“1”電平或“O“電平，改變D的輸入，觀察Q端是否變化？ 將實驗結果填入表4.2中，整理上述實驗數據。 (4)令PR=CLR=“1”，將D端和端相連，CP端加連續(xù)脈沖(1KHZ)用示波器觀察并記錄CP和Q的波形，說明之。見圖4.4CPQ8 Q210 J29 11 GND13 Q114 K112 K2 7PR2 6CLR 5J1 3VCC 4PR1 2CLK 174LS78 圖4.4 圖4.53、負沿觸發(fā)JK觸發(fā)器功能測試74LS78是雙JK觸發(fā)器，但它們的清“O”端和時鐘端是公共的，管腳排列見圖4.5， 值得注意的是74LS78的電源引腳特殊，VCC在4號腳，GND在11號腳，不要接錯?。?）自擬實驗步驟，測其功能，填入表4.3中。 （2）令PR=CLR=“1”，J=K=“1”，CLK端加連續(xù)脈沖，用雙蹤示波器觀察CLK和Q的波形，將它和D觸發(fā)器的波形進行比較，有何異同？4、觸發(fā)器功能轉換設計 設計要求：（1）利用D觸發(fā)器和與非門組成JK觸發(fā)器，列出表達式，畫出實驗電路。（2）接入連續(xù)脈沖，觀察并記錄CLK和Q的波形。（3）比較用組成的JK觸發(fā)器和74LS78的波形有什么不同? 四、實驗報告 1、整理實驗數據，并分析所得結果正確與否。 2、寫出實驗內容3、4的實驗步驟，表達式、邏輯電路圖和波形圖。3、總結各類觸發(fā)器的特點，及使用注意事項。實驗五 寄存器電路設計 一、實驗目的 l、掌握寄存器的工作原理、測試和分析其工作狀態(tài) 2、掌握集成雙向移位寄存器和并行數據鎖存器的功能及使用方法3、8位移位寄存器電路設計 二、實驗使用儀器所用芯片 芯片： 74LS74： 雙D觸發(fā)器 2片 74LSl94：四位雙向通用移位寄存器 1片 74LS373：八D鎖存器(三態(tài)同相) 1片 三、預習要求 l，認真復習寄存器的工作原理. 2、畫出實驗電路、表格，并擬實驗步驟. 3、查找芯片手冊，進一步搞清74LSl94和74LS373的工作原理.四、實驗內容及步驟 1、并行輸入并行輸出寄存器功能測試實驗電路用2片74LS74構成，見圖5.1 D3-Do輸入數據 ，Q3Q0接發(fā)光二極管。首先將寄存器接低電平清零，將數據輸入D3D2D1D0，加入CP脈沖，觀察輸出，將結果記錄于表5.1表5.1輸入輸出D3D2D1D0Q3Q2Q1Q010100101000011112、移位寄存器功能測試(1) 用74LS74構成的4位單向移位寄存器見圖5.2 它是一個串行輸人，并行或串行輸出的寄存器為接線方便起見，并行輸出取自Q3-Q0，將它們連到發(fā)光二極管，輸入則從Do端輸入。 首先將CP接正向單脈沖，然后將寄存器接低電平清零，清零結束后，清零線接高電平，D0端依次輸入11010000數據，逐個輸入數據，填表5.2表5.2移位脈沖移位寄存器數據CP（個數）012345678(2)74LSl94是4位雙向通用移位寄存器，該芯片具有以下性能：a、具有4位串行輸入，并行輸入和并行輸出結構 B、脈沖上升沿觸發(fā)，可完成同步并入，串入左移位、右移位和保持四種功能 C、有直接清零端 管腳排列見圖5.3 其中： DSL為左移串行輸入； DSR為右移串行輸入； I0-I3為4位并行輸入； Q0-Q3為4位并行輸出； S1 和S0為功能選擇； S1S0=00 保持； S1S0=01 右移操作； S1S0=10 左移操作； S1S0=11 并行輸入。 將I3-I0分別接4位數據，DSL和DSR作為串行輸入，S1和S0分別接入數據進行功能選擇，Q3-Q0接發(fā)光二極管，見圖5.4，測試74LS194的功能，將結果填入表5.3中。 表5.3S1S0CPDsrDslI3I2I1I0Q3Q2Q1Q00XXXXXXXXX1XX0XXXXXX111XXd3d2d1d01011XXXXX1010XXXXX110X1XXXX110X0XXXX100XXXXXXX3、8D鎖存器功能測試 74LS373是常用的8位二進制并行輸入、輸出鎖存器，內部有D觸發(fā)器，常用于鎖存8位數據(或地址)信息，其邏輯符號見圖5.6D7-D0為8位二進制數據輸入；Q7-Q0為8位二進制數據輸出； 引腳為鎖存器輸出控制，使74LS373具備三態(tài)輸出的功能，以便和“總線”相聯；E引腳為使能控制端，當在其上加脈沖時，脈沖的上升沿將8位輸人數據鎖存到8個D觸發(fā)器中；將D7D0接8位數據；Q7Q0接 電電平顯示；E端加單脈沖。填表5.4 圖5.6表5.4ED7D6D5D4D3D2D1D0Q7Q6Q5Q4Q3Q2Q1Q0001011011001101101100001110110110001001XXXXXXXXX 注: “個”表示單脈沖上升沿4、8位移位寄存器電路設計 設計要求：1）用74LS194芯片構成的8位移位寄存器2）比較74LSl94和74LS373的各自特點3）參照表5.3 擬出功能、測試結果表，并將測試結果填入表中。設計提示及參考電路：用兩片74LS194芯片構成的8位移位寄存器參考電路如圖5.5所示。D0D7為8位并行輸入數據（接相應的“0”、“1”電平），Q7-Q0接發(fā)光二極管電平顯示。CP接單脈沖。當S1，S0分別取值分別為00，01，10，11時逐一檢測電路功能，結果填人功能表中 五、實驗報告 1、整理實驗數據 2、寫出圖5.1和圖5.2的狀態(tài)方程，并對照檢查實驗結果正確與否. 3、闡述一下測量懸空的方法，說明理由 4、8D鎖存器功能測試中，當=“1”時，Q7-Q0輸出全部懸空，如何測量懸空？請考慮一下測試方法實驗六 計數器的應用及實現、實驗目的 1、掌握計數器的工作原理2、 熟悉集成計數器的原理及使用方法3、 任意進制計數器設計二、實驗儀器及芯片 1、雙蹤示波器 2、芯片： 74LS74 雙D觸發(fā)器 2片 74LSl61 可預置四位二進制計數器 2片 74LSl90 (BCD)同步可逆計數器 2片 4511 LED鎖存，譯碼、驅動器 2片三、實驗內容及步驟 1、異步二進制計數器功能測試用2片74LS74構成四位二進制計數器如圖6.1所示RDCP0CP1CP2CP3Q0Q1Q2Q3Q4Q DQ3Q DQ2Q DQ1Q D圖6.1 四位二進制異步加法計數器(1)按圖6.l接線，Q3-Q0接電平顯示，加入CP之前先給計數器清零。(2)CP端加入單脈沖(或1-2HZ的連續(xù)脈沖)觀察并記錄Q3-Q0的狀態(tài)變化過程(自己擬定實驗方法)。(3)CP端加入10KHz左右的連續(xù)脈沖，用示波器觀察Q3-Q0的輸出波形。記錄方法：CP和Q0的波形用雙蹤比較畫出；而后Q0和Q1，Q1和Q2，Q2和Q3,逐次比較畫出。(4)將圖6.1改接成8421-BCD加法計數器，自己畫出電路，并驗證之。2、中規(guī)模集成計數器功能測試 74LSl61是中規(guī)模同步集成十六進制計數器，具有計數，預置、保持和清“0”的功能，管腳布置如圖6.2所示 其中：為置數允許輸入端，低電平有效；為清零端，低電平輸入有效； Ck為時鐘輸入，上升沿有效；D、C、B、A是四位并行數據輸入端，D為最高位； QDQA為四位數據輸出端； C0為串行進位輸出； P、T為計數允許端，高電平有效； 當P和T=“1”時，允許計數，而P或T=“0”時,計數停止(保持)(1)74LSl61