計算機的組成原理.doc

第一章概述本章主要介紹計算機的組成概貌及工作原理,旨再使讀者對計算機總體結構有個概括的了解,為深入學習以后各章打下基礎。計算機軟硬件概念、計算機系統(tǒng)的層次結構、計算機的基本組成、馮諾依曼計算機的特點、計算機的硬件框圖及工作過程、計算機硬件的主要技術指標和本書結構及學習指南。第一章重點難點計算機系統(tǒng)是一個非常復雜的系統(tǒng)，它由“硬件”和“軟件”兩大部分組成。讀者必須清楚地認識到“硬件”和“軟件”各自在計算機系統(tǒng)中的地位和作用，以及它們相互之間的依存關系。本課程旨在介紹計算機系統(tǒng)的“硬件”組成。圖1.1使讀者一目了然地看到一個結構簡單、清晰明了的計算機內(nèi)部組成框圖，并由此使讀者領略全書的要點和各章節(jié)之間的相互關系。圖1.1 全書各章節(jié)之間的關系本章重點要求讀者掌握一個較細化的計算機組成框圖，如圖1.2所示。而且要求學生根據(jù)此圖描述計算機內(nèi)部的控制流和數(shù)據(jù)流的變化，從而初步認識計算機內(nèi)部的解題過程。由于本章的概念、名詞較多，初學者也很難很快領會其確切含意。但只要循序漸進地認真學習以下各章節(jié)，讀者便會自然而然地對初學的各個概念和名詞加深理解和牢牢掌握。因此，學習時切忌急于求成，講究的是按部就班，功到自然成。本章的難點是:計算機如何區(qū)分同樣以0、1代碼的形式存在存儲器中的指令和數(shù)據(jù)。第一章 小結學習本章后，要理解并掌握以下內(nèi)容:1. 計算機系統(tǒng)的軟硬件概念及它們之間的關系。2. 計算機系統(tǒng)的層次結構及計算機組成原理課程所對應的層次。3. 馮諾依曼計算機的特點。4. 計算機硬件框圖、各個部件的功能及硬件技術指標。5. 通過描述完成兩條指令的全過程，進一步體會機器在解題過程中其內(nèi)部的控制流和數(shù)據(jù)流的變化。6. 計算機如何區(qū)分均由0、1代碼組成的指令和數(shù)據(jù)7. 區(qū)分下列概念:主機、CPU、主存、輔存、存儲單元、存儲元件、存儲字、存儲字長、機器字長、指令字長。第二章不用看（上課時，唐老師沒講）第三章概述總線的基本概念、總線的分類、總線特性及性能指標、總線結構和總線的判優(yōu)控制及通信控制。第三章重點難點學習本章應重點掌握:1. 有關總線的基本概念。2. 如何克服總線的瓶頸。3. 如何對總線進行管理，包括判優(yōu)控制和通信控制。本章的難點是總線的通信控制，既要解決通信雙方如何獲知傳輸?shù)拈_始和結束，又要使通信雙方按規(guī)定的協(xié)議互相協(xié)調配合來完成通信任務。第三章主要內(nèi)容3.2.1 總線的基本概念1.總線和總線上信息傳輸?shù)奶攸c2.總線的傳輸周期3.總線寬度4.總線帶寬5.總線特性6.總線標準7.總線的主設備（模塊）8.總線的從設備（模塊）9.總線的分類10.總線性能3.2.2 總線結構單總線結構的計算機將CPU、主存、以及各種速度不一的I/O設備（通過I/O接口）都掛在一組總線上。這組共享總線，極易形成計算機系統(tǒng)的瓶頸。了解決總線的瓶頸問題，可采用多總線結構。如果將速度不同的I/O設備分別掛在速度不同的總線上，如圖3.1所示，從而提高整機的性能。圖3.1 多總線結構3.2.3 總線控制1.總線判優(yōu)控制當多個主設備同時請求占用總線時，必須由總線判優(yōu)邏輯按其優(yōu)先級別仲裁，決定由哪個主設備占用總線。判優(yōu)控制又分集中式和分布式兩種，其中集中式總線判優(yōu)邏輯有鏈式查詢、計數(shù)器定時查詢和獨立請求方式三種，圖3.2是這三種方式的示意。圖3.2 集中式總線三種控制方式2. 總線的通信控制總線的通信控制主要解決通信雙方如何獲知傳輸開始和傳輸結束，以及通信雙方如何協(xié)調配合。(1) 同步通信同步通信采用公共時鐘，有統(tǒng)一的傳輸周期。圖3.3示意了同步通信的數(shù)據(jù)輸入過程。圖3.3 同步通信的數(shù)據(jù)輸入過程(2) 異步通信異步通信沒有公共時鐘，采用應答方式通信，允許總線上各模塊的速度不一致，總線的傳輸周期不固定。異步通信具體又分不互鎖、半互鎖、全互鎖三種方式，如圖3.4所示。圖3.4 異步通信的三種方式(3) 半同步通信如果將同步和異步通信相結合，既有公共時鐘控制，又允許速度不同的模塊和諧工作，采用插入等待周期的措施來協(xié)調通信雙方的配合問題，稱作半同步控制，如圖3.5所示。圖3.5 插入等待周期的半同步通信數(shù)據(jù)輸入過程（4）分離式通信分離式通信將一個總線傳輸周期分解為兩個子周期，每個子周期可供不同模塊申請，每個模塊都可以成為主模塊。獲得總線使用權的主模塊采用同步方式傳送，且僅在傳送命令和數(shù)據(jù)時占用總線?？偩€上無空閑等待時間，最充分地發(fā)揮總線的有效占用。第三章 小結學習本章要理解并掌握以下內(nèi)容:1. 什么是總線？為什么要采用總線？總線上的信息傳送有何特點？2. 為了減輕總線的負載和傳輸?shù)目煽啃?，總線上的部件應具備什么特點？3. 總線的分類。4. 區(qū)分下列概念:總線特性、總線性能、總線標準、總線寬度、總線帶寬、總線的傳輸周期。5. 什么是總線的瓶頸？如何解決總線的瓶頸？6. 如何提高總線結構的計算機速度？第四章概述存儲器分類和存儲器的層次結構；主存儲器（包括半導體存儲芯片簡介、靜態(tài)隨機存取存儲器和動態(tài)隨機存取存儲器、只讀存儲器、存儲器與CPU的連接、存儲器的校驗、提高訪存速度的措施）；高速緩沖存儲器（包括Cache的基本結構及工作原理、Cache-主存地址映像、替換算法）；輔助存儲器（包括輔助存儲器的特點及主要技術指標、磁記錄原理和記錄方式、磁盤存儲器的結構、光盤存儲器的存取原理）。第四章重點難點學習本章應重點掌握:1.存儲系統(tǒng)層次結構的概念，了解Cache主存和主存輔存層次的作用，以及程序訪問的局部性原理與存儲系統(tǒng)層次結構的關系。2.各類存儲器（主存、Cache、磁表面存儲器）的工作原理及技術指標。3.半導體存儲芯片的外特性以及與CPU的連接。4.如何提高訪存速度。本章的難點包括:1.由于不同的存儲芯片其基本單元電路是不同的，學習時不必死記硬背其具體電路，應從本質上理解其讀寫原理，從而提高對硬件電路的“讀圖”能力和分析能力。2.在設計存儲芯片與CPU連接電路時，關鍵在于存儲芯片選片邏輯的確定。要求學生必須綜合應用以前學過的電路知識，結合存儲芯片的外特性，合理選用各種芯片，準確畫出存儲芯片與CPU的連接圖。3.不同的Cache主存地址映象，直接影響主存地址字段的分配及替換策略和命中率。第四章各節(jié)內(nèi)容4.2.1 存儲器的分類及存儲系統(tǒng)的層次結構1.存儲器的分類圖4.1 存儲器分類2.存儲器的層次結構圖4.2 存儲器層次結構4.2.2 主存儲器1.主存的基本組成圖4.3是主存的基本組成框圖。圖4.3 主存的基本組成2.主存與CPU的連接（1）地址線的連接（2）數(shù)據(jù)線的連接（3）讀/寫命令線的連接（4）片選線的連接（5）合理選擇存儲芯片3.提高訪存速度的措施為了提高訪存速度可采用高速存儲芯片、高速緩沖存儲器Cache和調整主存結構等措施。4.提高主存的可靠性4.2.3 高速緩沖存儲器1.Cache主存地址映象如圖4.4所示。圖4.4 三種映象主存地址各字段的分配2.Cache的工作原理當CPU要求訪存時，地址總線上給出了主存地址，此地址經(jīng)主存Cache地址映象變換機構，形成Cache地址。如果轉換后的Cache地址與CPU欲訪問的主存地址已建立了對應關系，即已命中，則CPU直接訪問Cache存儲體。如果轉換后的Cache地址與CPU欲訪問的主存地址未建立對應關系，即未命中，此刻CPU不僅需訪問主存，同時要將該存儲字所在的主存塊一并調入Cache。調入Cache的前提是Cache中還有空塊未被裝滿，否則需通過Cache替換機構，替換出Cache的某字塊，重新裝入新字塊。第四章 小結學習本章要理解并掌握以下內(nèi)容:1. 存儲系統(tǒng)的層次結構，為什么要采用層次結構？如何管理存儲器的層次結構。2. 主存的工作原理3. 區(qū)分下列概念:主存、輔存、緩存、RAM、ROM、SRAM、DRAN、MROM、PROM、EPROM、EEPROM Flash Memory4. 動態(tài)RAM的刷新。5. 靜態(tài)RAM和動態(tài)RAM的讀寫時序。6. 半導體存儲芯片的外特性以及與CPU的連接7. 提高存儲器可靠性的措施8. Cache的工作原理、命中率及Cache與主存的地址映象。9. 對應直接映象、全相聯(lián)映象和組相聯(lián)影響，主存地址中各字段位數(shù)如何確定。10.按字存取和按字節(jié)存取的區(qū)別。11.提高訪存速度的措施。12.磁表面存儲點的讀寫原理，根據(jù)不同的記錄方式如何獲得讀寫代碼。13.衡量半導體存儲器和磁盤存儲器的速度指標有何不同。14.光盤與磁表面存儲器的比較第五章概述輸入輸出系統(tǒng)的發(fā)展概況及組成、I/O與主機的編址方式、傳送方式、聯(lián)絡方式以及設備尋址；外部設備分類及簡介、I/O接口的功能及基本組成；程序查詢方式的工作原理及程序查詢接口電路；程序中斷方式的工作原理及程序中斷接口電路、中斷服務流程；DMA方式的特點、DMA接口電路的功能、組成、類型及DMA 的工作過程。第五章重點難點本章重點要求掌握主機與I/O交換信息的三種控制方式（程序查詢、程序中斷和DMA），以及它們各自所需的硬件及軟件支持。本章的難點包括:1.處理I/O中斷的各類軟、硬件技術的運用。2.DMA與主存交換數(shù)據(jù)的三種方法各自的特點。3.周期竊取的含義。4.CPU響應中斷請求和DMA請求的時間。第五章主要內(nèi)容5.2.1 輸入輸出的基本組成1.I/O軟件2.I/O硬件5.2.2 I/O與主機的聯(lián)系方式1.I/O的編址方式統(tǒng)一編址或獨立編址2.I/O的聯(lián)絡方式立即響應方式、異步方式和同步方式3.I/O的傳送方式4.I/O的連接方式輻射式或總線式5.2.3 I/O接口根據(jù)I/O接口的功能，I/O接口的基本組成如圖5.1所示。圖5.1 I/O接口的基本組成5.2.4 主機與I/O交換信息的控制方式之一 程序查詢方式程序查詢方式接口電路的基本組成如圖5.2所示。圖5.2 程序查詢方式接口電路的基本組成5.2.4 主機與I/O交換信息的控制方式之二 程序中斷方式程序中斷方式接口電路的基本組成如圖5.3所示。圖5.3 程序中斷方式接口電路的基本組成5.2.5主機與I/O交換信息的控制方式之三 DMA方式圖5.4是簡單的DMA接口組成框圖。圖5.4 簡單的DMA接口組成原理第五章 小結學習本章后要理解并掌握以下內(nèi)容:1. 區(qū)分下列概念:I/O編址方式、傳送方式、聯(lián)絡方式、連接方式、控制方式。2. 比較I/O與主機交換信息的三種控制方式。3. 說明鍵盤、顯示器、打印機通過什么控制方式與主機交換信息。4. 為什么要設置接口以及接口的功能。5. 結合程序查詢方式的接口電路，說明程序查詢方式的工作原理。6. 結合程序中斷方式的接口電路，說明程序中斷方式的工作原理。7. 結合DMA方式的接口電路，說明DMA方式的工作原理。8. 什么是多重中斷，說明多重中斷和單重中斷的中斷服務流程有何相同點和不同點。9. 區(qū)分CPU響應中斷和響應DMA的時間。10.比較DMA與主存交換信息的三種方法。11.比較程序查詢、程序中斷和DMA三種方式的綜合性能。12.DMA方式的傳送過程。13.CPU對DMA請求和中斷請求的響應時間有無區(qū)別，為什么？14.DMA方式中有無中斷請求？如果有，說明其作用。第六章概述計算機中有符號數(shù)（原碼、補碼、反碼、移碼）和無符號數(shù)的表示；計算機中數(shù)的定點表示和浮點表示；定點運算（算術移位和邏輯移位、補碼加減、原碼補碼乘法、原碼補碼除法）及相應的硬件配置；浮點四則運算和算術邏輯單元及進位鏈。第六章重點難點學習本章應重點掌握:1.機器數(shù)與真值的區(qū)別。2.計算機中如何表示數(shù)的符號。如何表示“小數(shù)點”。3.各種機器數(shù)（原碼、補碼、反碼、移碼）的應用場合及其它們與真值的相互轉換。4.當機器字長確定以后，對應定點機和浮點機中各種機器數(shù)的表示范圍。5.移位運算在計算機中的特殊作用，以及不同機器數(shù)的移位規(guī)則。6.定點補碼加、減、乘（Booth算法）、除運算和原碼乘除運算。7.浮點補碼加減運算。8.如何提高運算器的速度。9.快速進位鏈的設計。本章的難點包括:1.由于0的補碼表示形式相同，故在機器字長相同的條件下，補碼比原碼和反碼能多表示一個負數(shù)。2.區(qū)分浮點數(shù)和補碼表示的浮點規(guī)格化數(shù)這兩個不同的概念，前者指的是真值，后者指的是機器數(shù)。由于補碼規(guī)格化數(shù)的特殊約定，兩者表示的數(shù)其范圍是不同的。3.在定點機和浮點機中，如何判斷運算結果溢出。4.原碼和補碼乘除法運算其根本區(qū)別是對符號位的處理。原碼乘除法，結果的符號均和數(shù)值部分的運算分開進行；而補碼乘除法，結果的符號是在數(shù)值部分的運算過程中自然形成的。5.由于不同的機器數(shù)運算規(guī)則不同，造成運算器的硬件組成也不同（包括寄存器的位數(shù)，全加器輸入端的控制電路等）。6.區(qū)別-x和-x*（x*是真值x的絕對值）。7.浮點數(shù)的階碼采用移碼運算時，其階碼運算規(guī)則和溢出判斷規(guī)則與補碼運算是不同的。第六章主要內(nèi)容6.2.1 計算機中數(shù)的表示1.無符號數(shù)和有符號數(shù)2.數(shù)的定點表示和浮點表示6.2.2定點運算1.移位運算2.補碼加法與減法運算3.乘法運算計算機中的乘法運算可用加法和移位操作實現(xiàn)，根據(jù)機器數(shù)的不同，又可分為原碼乘法和補碼乘法。4.除法運算計算機中的除法運算可用加（減）和移位操作實現(xiàn)，根據(jù)機器數(shù)的不同，又可分為原碼除法和補碼除法。6.2.3 浮點運算1.浮點加減運算2.浮點乘除運算6.2.4 并行加法器和進位鏈1.單重分組跳躍進位鏈2.雙重分組跳躍進位鏈第六章 小結學習本章后，要理解并掌握以下內(nèi)容:1. 機器數(shù)與真值的區(qū)別2. 機器數(shù)（原碼、補碼、反碼、移碼）與真值的互相轉換3. 各種機器數(shù)的應用場合4. 已知機器數(shù)字長，如何確定定點機和浮點機中機器數(shù)的表示范圍5. 定點補碼加、減、乘、除運算和原碼乘、除運算6. 浮點補碼加、減運算，浮點乘、除運算7. 如何判斷溢出8. 不同的運算方法對運算器結構的影響9. 如何提高運算器的速度10.快速進位鏈的設計第七章概述機器指令的一般格式、操作數(shù)類型和操作類型、指令的地址格式和尋址方式、指令格式舉例和RISC技術。第七章重點難點學習本章應重點掌握:1. 指令系統(tǒng)主要體現(xiàn)在它的操作類型、數(shù)據(jù)類型、地址格式和尋址方式等方面。2. 機器指令的一般格式以及指令字中各字段的作用。3. 不同的地址格式對訪存次數(shù)、尋址范圍的影響。4. 不同的尋址方式對操作數(shù)的尋址范圍、所需的硬件支持、信息加工流程以及編程的影響。5. RISC的主要特點及其與CISC的區(qū)別。本章的難點包括:1. 掌握設計指令格式的方法，學會根據(jù)指令系統(tǒng)的要求，確定指令字中各字段的位數(shù)及其含義。2. 擴展操作碼技術的運用。3. 當指令字長不等于存儲字長時，應格外注意各種尋址方式和地址格式的運用。4. 在可按字節(jié)和字尋址的存儲器中，不同的機器，其數(shù)據(jù)的存放方式是不同的。5. 數(shù)據(jù)“邊界對準”方式和“邊界不對準”方式對訪存操作的影響。第七章主要內(nèi)容7.2.1 機器指令1.機器指令的一般格式圖7.1是機器指令的一般格式。圖7.1 指令的一般格式2.操作數(shù)類型機器中常見的操作數(shù)類型有:地址、數(shù)字、字符、邏輯數(shù)據(jù)等。3.操作類型包括數(shù)據(jù)傳送、算術邏輯運算、移位、轉移、輸入輸出和其他類型的操作。7.2.2 尋址方式1.指令尋址2.數(shù)據(jù)尋址（1） 立即尋址（2） 直接尋址（3） 隱含尋址（4） 間接尋址（5） 寄存器尋址（6） 寄存器間接尋址（7） 基址尋址（8） 變址尋址（9） 相對尋址（10） 堆棧尋址7.2.3 RISC技術1.RISC的主要特點2.CISC的主要特點3.RISC和CISC的比較第七章 小結學習本章后，要理解并掌握以下內(nèi)容:1. 如何理解指令系統(tǒng)決定一臺計算機的功能2. 機器指令的一般格式，各個指令字段的作用3. 在可按字節(jié)和字尋址的存儲器中，數(shù)據(jù)有幾種存放方式4. 通常一臺計算機有幾大類指令5. 不同的尋址方式對操作數(shù)的尋址范圍以及對編程的影響6. 不同的尋址方式所需的硬件支持7. 不同的尋址方式其信息加工過程8. 根據(jù)要求設計指令格式9. RISC和CISC的區(qū)別第八章概述CPU的功能及結構框圖、指令周期、指令流水和中斷系統(tǒng)（包括引起中斷的各種因素，中斷系統(tǒng)所需解決的共性問題，如中斷請求標記、中斷判優(yōu)、中斷響應、中斷服務、中斷返回、多重中斷等）。第八章重點難點學習本章應重點掌握:1. CPU的功能和硬件組成。2. CPU工作周期和指令周期的概念。3. 一個完整的指令周期中的信息流程。4. 如何提高控制器的處理能力。5. 中斷系統(tǒng)需要解決的問題及實施方案。本章的難點是掌握各種中斷技術。由于本章突出解決各種中斷的共性問題，因此與第五章I/O中斷相比，能更全面地體現(xiàn)中斷系統(tǒng)在CPU中的重要地位和作用。建議結合第五章學習中斷系統(tǒng)，這樣更有利于建立整機概念。第八章主要內(nèi)容8.2.1 CPU的功能和組成1.CPU的功能2.CPU的組成CPU的組成如圖8.1所示。圖8.1 CPU的組成框圖8.2.2指令周期1.指令周期的概念2.指令周期的流程指令周期的流程如圖8.2所示。圖8.2 指令周期的流程3.指令周期的信息流8.2.3 指令流水1.指令流水概念指令四級流水，如圖8.3所示。指令1IFIDEXWR指令2IFIDEXWR指令3IFIDEXWR指令4IFIDEXWR圖8.3 指令的四級流水2.流水線中的多發(fā)技術圖8.4示出了這三種多發(fā)技術和普通四級流水技術的區(qū)別。圖8.4四種流水技術的比較8.2.4中斷系統(tǒng)1.中斷系統(tǒng)需解決的問題2.中斷系統(tǒng)中的各種軟、硬件技術（1）設置中斷請求標記（2）設置中斷判優(yōu)邏輯（3）CPU響應中斷的條件和時間（4）保護現(xiàn)場（5）中斷服務程序入口地址的尋找（6）恢復現(xiàn)場和中斷返回（7）中斷屏蔽技術第八章 小結學習本章后，要理解并掌握以下內(nèi)容:1. CPU的功能和硬件組成2. 指令周期和CPU工作周期的概念3. 一個完整的指令周期中的信息流程4. 如何提高控制器的處理能力5. 什么是指令流水，影響流水線性能有哪些因素6. 什么是中斷？中斷系統(tǒng)需解決哪些問題？如何解決？7. 區(qū)分下列概念:INTR、INT和EINT，向量地址和入口地址，中斷隱指令，屏蔽技術8. 計算機為實現(xiàn)多重中斷，需有哪些硬件支持9. 保護現(xiàn)場包括哪些內(nèi)容，如何實現(xiàn)？第九章概述微操作命令的分析（按取指周期、間址周期、執(zhí)行周期和中斷周期分析不同指令的微操作命令）、控制單元的外特性、多級時序系統(tǒng)、控制方式和控制信號實例分析。第九章重點難點學習本章應重點掌握:1. 對應不同的指令，控制單元應發(fā)出哪些不同的操作命令。2. 控制單元在不同指令的取指、間址和中斷周期中，發(fā)出哪些相同的操作命令。3. 多級時序系統(tǒng)的作用。4. 控制單元的控制方式。本章的難點是:1. 指令周期、機器周期、時鐘周期與操作命令的關系。2. 中央控制和局部控制相結合的同步控制方式。不同結構的計算機（總線結構和非總線結構）控制信號的特點。第九章主要內(nèi)容9.2.1 控制單元的外特性控制單元CU的外特性如圖9.1所示。圖9.1 控制單元的外特性9.2.2 微操作命令的分析1.取指周期的微操作命令2.間址周期的微操作命令3.執(zhí)行周期的微操作命令4.中斷周期的微操作命令9.2.3 多級時序系統(tǒng)1.機器周期2.時鐘周期機器周期、時鐘周期和節(jié)拍的關系如圖9.2所示。時鐘時鐘周期T0T1T2T3機器周期機器周期圖9.2 機器周期、時鐘周期和節(jié)拍的關系3.指令周期、機器周期、節(jié)拍和時鐘周期的關系圖9.3反映了指令周期、機器周期、節(jié)拍和時鐘周期的關系。圖9.3 指令周期、機器周期、節(jié)拍和時鐘周期的關系9.2.4 控制方式1.同步控制方式（1）采用完全統(tǒng)一節(jié)拍的機器周期（2）采用不同節(jié)拍的機器周期（3）采用中央控制和局部控制相結合的方法2.異步控制方式3.聯(lián)合控制方式第九章 小結學習本章后要理解并掌握以下內(nèi)容:1.指令周期、機器周期、時鐘周期的概念及它們之間的關系。2.多級時序系統(tǒng)。3.分析取指周期、間址周期、執(zhí)行周期、中斷周期的微操作命令。4.什么是CU的控制方式，常見的控制方式。5.以8085CPU為例，說明指令周期、機器周期和節(jié)拍與控制信號