《的最大工作模式》PPT課件.ppt

8086的最大工作模式,如果將8086的MN/MX#接地， CPU就工作在最大模式了。最大模式系統(tǒng)，既可以是規(guī)模較大的單處理器系統(tǒng)，也可以是多處理器系統(tǒng)。在多處理器系統(tǒng)中，包含兩個(gè)或者兩個(gè)以上的處理器，其中的8086是主處理器，其他處理器稱作協(xié)處理器。最大模式一般用在中等規(guī)模的或者大型的8086系統(tǒng)中。 為什么在最大的模式系統(tǒng)中需要總線控制器來產(chǎn)生總線控制信號(hào)呢？原因在于，最大模式系統(tǒng)包含有多個(gè)處理器，各個(gè)處理器之間需要共享總線，就必須解決主處理器和協(xié)處理器之間的協(xié)調(diào)工作問題?？偩€控制器8288就是用來完成這種功能的。 與最小模式系統(tǒng)相比，最大模式的系統(tǒng)控制信號(hào)是通過8288總線控制器產(chǎn)生的。這些信號(hào)包括：地址鎖存、數(shù)據(jù)使能、數(shù)據(jù)傳輸方向控制信號(hào)， 存儲(chǔ)器和I/O讀寫信號(hào)， 以及中斷應(yīng)答信號(hào)等。 我們了解了總線控制器8288的功能，就能夠理解最大系統(tǒng)模式的典型配置方法。,1.引腳信號(hào) 將MN/MX#信號(hào)接地，CPU就工作在最大模式。 我們?cè)賹?duì)在最大模式下CPU引腳作一介紹。 QS1，QS0(Instruction Queue Status)狀態(tài)： 指令隊(duì)列狀態(tài)信號(hào)（標(biāo)號(hào)25、24），輸出。QS1、QS0組合起來表示前一個(gè)時(shí)鐘周期中指令隊(duì)列的狀態(tài)，這組信號(hào)的設(shè)置為的是可以從外部對(duì)8086指令隊(duì)列的動(dòng)作進(jìn)行跟蹤。用于對(duì)芯片的測(cè)試。 表4.2.5 QS1 QS0 操作 QS1=0 QS0=0 無操作 QS1=1 QS0=0 隊(duì)列為空 QS1=0 QS0=1 從指令隊(duì)列的第一個(gè)字節(jié)中取走代碼 QS1=1 QS0=1 除第一個(gè)字節(jié)以外，取后面字節(jié)的代碼。,通常，QS1、QS0用于對(duì)CPU指令隊(duì)列動(dòng)作情況跟蹤，用于對(duì)CPU的測(cè)試。 總線周期狀態(tài)信號(hào)（S2#、S1#、S0#）。 S2#、S1#、S0#（Bus Cycle Status）： 總線周期狀態(tài)信號(hào)（標(biāo)號(hào)28、27、26），輸出。這三個(gè)信號(hào)的組合表示當(dāng)前執(zhí)行的總線周期的類型。在最大模式下，用這三個(gè)信號(hào)作為總線控制器8288的輸入，產(chǎn)生存儲(chǔ)器、I/O的讀、寫等控制信號(hào)。S2#、S1#、S0#的組合意義參見表4.2.6。 表4.2.6 S2# S1# S0# 總線周期的類型 1 1 1 無源狀態(tài) 1 1 0 寫內(nèi)存 1 0 1 讀內(nèi)存 1 0 0 取指 0 1 1 暫停 0 1 0 寫I/O 0 0 1 讀I/O 0 0 0 中斷響應(yīng),CPU工作在最小模式下，系統(tǒng)控制信號(hào)直接由CPU產(chǎn)生。在最大模式，系統(tǒng)控制信號(hào)則由總線控制器產(chǎn)生。 CPU工作在最大模式時(shí)，不同總線周期S2#、S1#、S0#輸出不同狀態(tài)， S2#、S1#、S0#的不同組合指出CPU當(dāng)前不同的總線周期。將S2#、S1#、S0#輸入總線控制器8288進(jìn)行譯碼，8288便根據(jù)不同總線周期產(chǎn)生產(chǎn)相應(yīng)的總線控制信號(hào)。 總線請(qǐng)求與允許信號(hào)RQ#/GT0#，RQ#/GT1#(Request/Grant)：總線請(qǐng)求信號(hào)/總線請(qǐng)求允許信號(hào)（標(biāo)號(hào)31、30），雙向。CPU以外的兩個(gè)處理器可以分別用其中之一來請(qǐng)求總線， 并接受CPU對(duì)總線請(qǐng)求的允許。其中RQ#/GT0#優(yōu)先級(jí)高于RQ#/GT1#。 最大方式下，總線請(qǐng)求有兩組（線），每組可獨(dú)立完成總線的申請(qǐng)和撤消，單線雙向信號(hào)傳遞。,最大模式支持多處理器工作。 與8086CPU配套的數(shù)值信號(hào)處理器8087以及IO處理器8089都具有RQ#/GT#信號(hào)。 如果系統(tǒng)中具有8087或8089，則可利用RQ#/GT#信號(hào)，將他們相互連接， 實(shí)現(xiàn)總線的請(qǐng)求與響應(yīng)。 （RQ#/GT#信號(hào)的連接關(guān)系和請(qǐng)求到響應(yīng)的工作過程不做重點(diǎn)要求）需要指出的是，30、31號(hào)管腳在最小模式下，是系統(tǒng)的總線保持請(qǐng)求HOLD和總線保持響應(yīng)HLDA信號(hào)， 這組信號(hào)是支持系統(tǒng)中的DMA工作的。在最大模式下，他們用作支持多處理器的RQ#/GT#。 LOCK#(Lock)：總線封鎖信號(hào)（標(biāo)號(hào)29），輸出。用來封鎖其它總線主的總線請(qǐng)求，當(dāng)LOCK#為低電平時(shí)， 系統(tǒng)中其他總線主就不能占用總線。LOCK#信號(hào)是由指令前綴LOCK產(chǎn)生的。 在LOCK前綴后的指令執(zhí)行完之后，硬件上便撤銷了LOCK#信號(hào)。 信號(hào)是由CPU的29號(hào)管腳上輸出的電平信號(hào)。然而，LOCK#信號(hào)是受指令控制的， 當(dāng)CPU執(zhí)行了具有總線封鎖指令LOCK前綴的指令時(shí)，LOCK#管腳輸出低電平，用他來封鎖其他處理器對(duì)總線的請(qǐng)求。LOCK#為低，其他處理器不能占有總線。直至具有LOCK前綴的指令執(zhí)行完之后，LOCK#才變?yōu)闊o效電平，輸出高，撤消對(duì)其他處理器的總線封鎖。,2.系統(tǒng)信號(hào)形成 地址與數(shù)據(jù)總線形成（同最小方式）。 系統(tǒng)控制信號(hào)。 總線控制器8288。 A.電路組成：由4部分電路組成。 圖4.2.16是8288總線控制器的結(jié)構(gòu)框圖。8288是20管腳與8086配套的總線控制器。它由狀態(tài)譯碼電路、控制邏輯、命令信號(hào)發(fā)生器以及控制信號(hào)發(fā)生器組成。狀態(tài)譯碼電路將CPU的總線周期狀態(tài)信號(hào)S2、S1、S0譯碼， 確定當(dāng)前總線操作的類型，在控制邏輯作用下，由命令信號(hào)發(fā)生器產(chǎn)生命令信號(hào)存儲(chǔ)器讀寫MRDC#、MWTC#， I/O讀寫IORC#、IOWC#以及中斷應(yīng)答信號(hào)INTA#。由控制信號(hào)發(fā)生器產(chǎn)生地址鎖存使能ALE、數(shù)據(jù)信號(hào)使能DEN和數(shù)據(jù)流向控制DT/R#?？刂菩盘?hào)發(fā)生器還生成一個(gè)輸出信號(hào)MCE/PDEN#，當(dāng)控制邏輯的I/O總線方式控制信號(hào)IOB輸入不同時(shí)， MCE/PDEN#的作用不同，分別為（中斷控制器）主片級(jí)連使能MCE（Master Cascade Enable）和外部設(shè)備數(shù)據(jù)允許PDEN# (Peripheral Data Enable)?？刂七壿嬘?個(gè)輸入端， 時(shí)鐘信號(hào)CLK、地址使能AEN#、 命令信號(hào)使能CEN、IO總線方式控制信號(hào)IOB。,系統(tǒng)為單處理器時(shí)，IOB接地，此時(shí)，8288的MCE/PDEN#為中斷控制器8259的主片級(jí)連使能MCE信號(hào)， 這個(gè)信號(hào)作為包含多個(gè)8259中斷控制器的系統(tǒng)8259主片和從片級(jí)連信號(hào)CAS0、 CAS1、 CAS2的控制信號(hào)。系統(tǒng)為多處理器系統(tǒng)配置時(shí)， IOB接+5V，8288的MCE/PDEN#作為PDEN#信號(hào)，它用做數(shù)據(jù)總線收發(fā)器的使能信號(hào)。 我們?cè)谧钚∧Ｊ较到y(tǒng)中解釋過控制信號(hào)M/IO#、WR#、 INTA#、ALE、DT/R#和DEN#信號(hào)，它們指出了數(shù)據(jù)傳送的類型，提供了中斷響應(yīng)信號(hào)、鎖存器控制信號(hào)和總線收發(fā)器控制信號(hào)。但在最大模式系統(tǒng)中， 狀態(tài)信號(hào)S2#、S1#、S0#隱含了這些信息。S2#、S1#、S0#的不同組合指出了CPU執(zhí)行的不同總線操作。 最大模式系統(tǒng)是通過總線控制器來產(chǎn)生諸如最小方式CPU所提供的那些系統(tǒng)控制信號(hào)的。 8288的狀態(tài)譯碼電路對(duì)來自CPU的S2#、S1#、S0#進(jìn)行譯碼。控制邏輯的4個(gè)輸入信號(hào)：時(shí)鐘信號(hào)CLK來自系統(tǒng)時(shí)鐘。地址使能AEN#由DMA控制器控制，AEN#為低時(shí)，系統(tǒng)由DMA控制總線， 8288輸出為高阻態(tài)。命令信號(hào)使能CEN控制命令信號(hào)發(fā)生器的輸出，高有效。IO總線方式控制信號(hào)IOB則根據(jù)系統(tǒng)的配置情況連接不同的輸入電平，控制信號(hào)發(fā)生器生成不同控制信號(hào)MCE或PDEN#。,B.8288輸出的控制信號(hào)有： a.ALE：地址鎖存使能，用于地址鎖存器。和最小模式下的ALE意義相同。 b.DEN：數(shù)據(jù)允許信號(hào)，用于控制數(shù)據(jù)收發(fā)器的選通。 c.DT/R#：數(shù)據(jù)發(fā)送接收信號(hào)， 用于控制數(shù)據(jù)收發(fā)器的數(shù)據(jù)傳輸方向。 d.MCE/PDEN#：中斷控制器主片級(jí)連使能(Master Cascade Enable)外部設(shè)備數(shù)據(jù)允許(Peripheral Data Enable)。MCE/PDEN#的輸出取決于IOB的狀態(tài)， 當(dāng)IOB接地時(shí)， 8288配合單處理器的工作方式，MCE/PDEN#管腳為中斷控制器8259主片級(jí)連使能MCE信號(hào)，這個(gè)信號(hào)可以在包含多個(gè)8259A 中斷控制器的系統(tǒng)中作為主8259的級(jí)連控制信號(hào)， 連接8259的SP#/EN#。 如果系統(tǒng)為多處理器系統(tǒng)配置，IOB接+5V，8288的MCE/PDEN#作為PDEN#信號(hào)， 它用做數(shù)據(jù)總線收發(fā)器的使能控制。,e.MRDC#(Memory Read Command)，存儲(chǔ)器讀命令，用來通知內(nèi)存將被尋址的存儲(chǔ)單元內(nèi)容送上數(shù)據(jù)總線。 f.MWTC#(Memory Write Command)，存儲(chǔ)器寫命令， 用來通知內(nèi)存接受數(shù)據(jù)總線上來的數(shù)據(jù)，并將數(shù)據(jù)寫入所尋址的內(nèi)存單元。 g.IORC#(I/O Read Command)和IOWC#(I/O Write Command)，I/O端口的讀、 寫命令， 意義上與存儲(chǔ)器命令信號(hào)類似，分別用于通知I/O 接口將所尋址端口的數(shù)據(jù)送到數(shù)據(jù)總線或?qū)?shù)據(jù)寫進(jìn)所尋址的端口中。 h.INTA#，作為CPU的中斷響應(yīng)信號(hào)，與最小模式中的中斷響應(yīng)信號(hào)相同。很顯然，這些信號(hào)在每總線周期內(nèi)只有一個(gè)有效，每個(gè)總線周期內(nèi)只能是唯一的一種總線操作。 了解了總線控制器8288的原理與作用以后，我們不難理解最大模式的典型配置的連接方法。,注意地址鎖存器8282 的鎖存信號(hào)STB和數(shù)據(jù)驅(qū)動(dòng)器8286的輸出使能OE#、數(shù)據(jù)傳送方向控制端T，它們不是像最小模式系統(tǒng)配置那樣連接CPU的ALE、DEN#和DT/R#， 由CPU直接控制。 而是連接總線控制器8288， 由8288產(chǎn)生與CPU類似的控制信號(hào)來進(jìn)行控制的。只是8288輸出的DEN高電平有效。8286的OE#是由8288的DEN和8259的SP#/EN#相與取非來控制的。8259