汽車尾燈控制器的設計.doc

長沙理工大學計算機組成原理課程設計報告汽車尾燈控制器的設計 熊 雄學 院 計算機與通信工程 專 業(yè) 計算機科學與技術 班 級 085010502 學 號 200550080226 學生姓名 熊 雄 指導教師 肖曉麗 課程成績 完成日期 2008年1月18日 課程設計任務書計算機與通信工程學院 計算機科學與技術專業(yè) 課程名稱計算機組成原理課程設計時間20072008學年第一學期1920周學生姓名熊 雄指導老師 肖曉麗題 目汽車尾燈控制器的設計主要內(nèi)容：本課程設計要求采用eda技術設計簡易的汽車尾燈控制器。系統(tǒng)設計要求采用自頂向下的設計方法，頂層設計采用原理圖設計方式，它由時鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊四部分組成。系統(tǒng)實現(xiàn)采用硬件描述語言vhdl把系統(tǒng)電路按模塊化方式進行設計，然后進行編譯、時序仿真并分析。要求：（1）通過對相應文獻的收集、分析以及總結(jié)，給出相應課題的背景、意義及現(xiàn)狀研究分析。（2）通過課題設計，掌握計算機組成原理的分析方法和設計方法。（3）學習按要求編寫課程設計報告書，能正確闡述設計和實驗結(jié)果。（4）學生應抱著嚴謹認真的態(tài)度積極投入到課程設計過程中，認真查閱相應文獻以及實現(xiàn)，給出個人分析、設計以及實現(xiàn)。應當提交的文件：（1）課程設計報告。（2）課程設計附件（主要是源程序）。課程設計成績評定學 院 計算機通信工程 專 業(yè) 計算機科學與技術 班 級 計算機05-02 班 學 號 200550080226 學生姓名 熊 雄 指導教師 肖曉麗 課程成績 完成日期 2008年1月18日 指導教師對學生在課程設計中的評價評分項目優(yōu)良中及格不及格課程設計中的創(chuàng)造性成果學生掌握課程內(nèi)容的程度課程設計完成情況課程設計動手能力文字表達學習態(tài)度規(guī)范要求課程設計論文的質(zhì)量指導教師對課程設計的評定意見綜合成績 指導教師簽字 年 月 日汽車尾燈控制器的設計 學生姓名：熊雄 指導老師：肖曉麗摘 要 本課程設計根據(jù)計算機中狀態(tài)機原理，采用eda技術設計了簡易的汽車尾燈控制器。系統(tǒng)設計采用自頂向下的設計方法，頂層設計采用原理圖設計方式，它由時鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊四部分組成。系統(tǒng)實現(xiàn)采用硬件描述語言vhdl把系統(tǒng)電路按模塊化方式進行設計，然后進行編譯、時序仿真等。本文詳細地介紹了整個設計流程。關鍵字 eda；汽車尾燈控制器；時鐘分頻 目錄1引 言11.1 設計的目的11.2 設計的基本內(nèi)容12 eda、vhdl簡介12.1 eda技術12.1.1 eda技術的概念12.1.2 eda技術的特點22.1.3 eda設計流程22.2 硬件描述語言（vhdl）22.2.1 vhdl簡介22.2.2 vhdl語言的特點33汽車尾燈控制器的設計過程33.1系統(tǒng)需求分析33.2汽車尾燈控制器的工作原理33.3各組成模塊原理及程序43.3.1時鐘分頻模塊53.3.2 汽車尾燈主控模塊53.3.3左邊燈控制模塊63.3.4右邊燈控制模塊64系統(tǒng)仿真74.1分頻模塊仿真及分析74.2汽車尾燈主控模塊仿真及分析84.3左邊燈控制模塊仿真及分析84.4右邊燈控制模塊仿真及分析94.5整個系統(tǒng)仿真及分析9結(jié)束語11致謝12參考文獻13附錄14 熊雄 汽車尾燈控制器的設計 第16頁 共16頁161引 言 隨著社會的發(fā)展，科學技術也在不斷的進步，狀態(tài)機的應用越來越廣泛。現(xiàn)代交通越來越擁擠，安全問題日益突出，在這種情況下汽車尾燈控制器的設計成為解決交通安全問題一種好的途徑。在本課程設計根據(jù)狀態(tài)機原理1實現(xiàn)了汽車尾燈常用控制。1.1 設計的目的本次設計的目的就是通過實踐深入理解計算機組成原理，了解eda技術2并掌握vhdl硬件描述語言的設計方法和思想。以計算機組成原理為指導，通過學習的vhdl語言結(jié)合電子電路的設計知識理論聯(lián)系實際，掌握所學的課程知識和基本單元電路的綜合設計應用。通過對實用汽車尾燈控制器3的設計，鞏固和綜合運用所學知識，提高ic設計能力，提高分析、解決計算機技術實際問題的獨立工作能力。1.2 設計的基本內(nèi)容根據(jù)計算機中狀態(tài)機原理，利用vhdl設計汽車尾燈控制器的各個模塊，并使用eda 工具對各模塊進行仿真驗證。汽車尾燈控制器的設計分為4個模塊：時鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊。把各個模塊整合后就形成了汽車尾燈控制器。通過輸入系統(tǒng)時鐘信號和相關的汽車控制信號，汽車尾燈將正確顯示當前汽車的控制狀態(tài)。2 eda、vhdl簡介2.1 eda技術2.1.1 eda技術的概念eda是電子設計自動化（electronic design automation）的縮寫，在20世紀90年代初從計算機輔助設計（cad）、計算機輔助制造（cam）、計算機輔助測試（cat）和計算機輔助工程（cae）的概念發(fā)展而來的。eda技術就是以計算機為工具，設計者在eda軟件平臺上，用硬件描述語言hdl完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。2.1.2eda技術的特點利用eda技術進行電子系統(tǒng)的設計，具有以下幾個特點： 用軟件的方式設計硬件； 用軟件方式設計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關的開發(fā)軟件自動完成的； 設計過程中可用有關軟件進行各種仿真； 系統(tǒng)可現(xiàn)場編程，在線升級； 整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。因此，eda技術是現(xiàn)代電子設計的發(fā)展趨勢。2.1.3 eda設計流程典型的eda設計流程如下:1、文本/原理圖編輯與修改。首先利用eda工具的文本或圖形編輯器將設計者的設計意圖用文本或圖形方式表達出來。 2、編譯。完成設計描述后即可通過編譯器進行排錯編譯，變成特定的文本格式，為下一步的綜合做準備。 3、 綜合。將軟件設計與硬件的可實現(xiàn)性掛鉤，是將軟件轉(zhuǎn)化為硬件電路的關鍵步驟。4、 行為仿真和功能仿真。利用產(chǎn)生的網(wǎng)表文件進行功能仿真，以便了解設計描述與設計意圖的一致性。5、適配。利用fpga/cpld布局布線適配器將綜合后的網(wǎng)表文件針對某一具體的目標器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。適配報告指明了芯片內(nèi)資源的分配與利用、引腳鎖定、設計的布爾方程描述情況。 6、 功能仿真和時序仿真。7、 下載。如果以上的所有過程都沒有發(fā)現(xiàn)問題，就可以將適配器產(chǎn)生的下載文件通過fpga/cpld下載電纜載入目標芯片中。 8、 硬件仿真與測試。2.2 硬件描述語言（vhdl）2.2.1 vhdl簡介vhdl(very-high-speed integrated circuit hardware description language)主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，vhdl的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。vhdl的程序結(jié)構(gòu)特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設計就可以直接調(diào)用這個實體。這種將設計實體分成內(nèi)外部分的概念是vhdl系統(tǒng)設計的基本點。2.2.2 vhdl語言的特點1.用vhdl代碼而不是用原理圖進行設計，意味著整個電路板的模型及性能可用計算機模擬進行驗證。2.vhdl元件的設計與工藝無關，與工藝獨立，方便工藝轉(zhuǎn)換。3.vhdl支持各種設計方法，自頂向下、自底向上或者混合的都可以。4.可以進行從系統(tǒng)級到邏輯級的描述，即混合描述。5.vhdl區(qū)別于其他的hdl，已形成標準，其代碼在不同的系統(tǒng)中可交換建模。3汽車尾燈控制器的設計過程3.1系統(tǒng)需求分析 根據(jù)現(xiàn)代交通規(guī)則，汽車尾燈控制器應滿足以下基本要求：1. 汽車正常使用是指示燈不亮2. 汽車右轉(zhuǎn)時，右側(cè)的一盞燈亮3. 汽車左轉(zhuǎn)時，左側(cè)的一盞燈亮4. 汽車剎車時，左右兩側(cè)的指示燈同時亮5. 汽車夜間行駛時，左右兩側(cè)的指示燈同時一直亮，供照明使用3.2汽車尾燈控制器的工作原理汽車尾燈控制器就是一個狀態(tài)機的實例。當汽車正常行駛時所有指示燈都不亮；當汽車向右轉(zhuǎn)彎時，汽車右側(cè)的指示燈rd1亮；當汽車向左側(cè)轉(zhuǎn)彎時，汽車左側(cè)的指示燈ld1亮；當汽車剎車時，汽車右側(cè)的指示燈rd2和汽車左側(cè)的指示燈ld2同時亮；當汽車在夜間行駛時，汽車右側(cè)的指示燈rd3和汽車左側(cè)的指示燈ld3同時一直亮。通過設置系統(tǒng)的輸入信號：系統(tǒng)時鐘信號clk，汽車左轉(zhuǎn)彎控制信號left，汽車右轉(zhuǎn)彎控制信號right，剎車信號brake，夜間行駛信號night和系統(tǒng)的輸出信號：汽車左側(cè)3盞指示燈ld1、ld2、ld3和汽車右側(cè)3盞指示燈rd1、rd2、rd3實現(xiàn)以上功能。系統(tǒng)的整體組裝設計原理如圖3.1所示。圖3.1 系統(tǒng)的整體組裝設計原理3.3各組成模塊原理及程序 汽車尾燈控制器有4個模塊組成，分別為：時鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊，以下介紹各模塊的詳細設計。3.3.1時鐘分頻模塊整個時鐘分頻模塊的工作框圖如圖3.2所示。clk cpsz圖3.2時鐘分頻模塊工作框圖時鐘分頻模塊由vhdl程序來實現(xiàn)，下面是其中的一段vhdl代碼：architecture art of sz issignal count:std_logic_vector(7 downto 0);beginprocess(clk) begin if clkevent and clk = 1then count = count + 1; end if; end process; cp= count(3);end art;3.3.2 汽車尾燈主控模塊汽車尾燈主控模塊工作框圖如圖3.3所示。left lpright rpbrake lrnight brake_led night_ledctrl. 圖3.3 主控模塊工作框圖汽車尾燈主控模塊由vhdl程序來實現(xiàn)，下面是其中的一段vhdl代碼：architecture art of ctrl isbegin night_led=night; brake_ledlp=0;rp=0;lrlp=0;rp=1;lrlp=1;rp=0;lrlp=0;rp=0;lr=1; end case; end process;end art;3.3.3左邊燈控制模塊 左邊燈控制模塊的工作框圖如圖3.4所示。clk lp ledllr ledbbrrake lednnight lc圖3.4左邊燈控制模塊的工作框圖左邊燈控制模塊由vhdl程序來實現(xiàn)，下面是其中的一段vhdl代碼：architecture art of lc isbegin ledb=brake; ledn=night;process(clk,lp,lr)begin if clkevent and clk = 1 then if(lr =0)then if(lp = 0)then ledl=0; else ledl=1; end if; else ledl =0; end if; end if;end process;end art;3.3.4右邊燈控制模塊右邊燈控制模塊的工作框圖如圖3.5所示。clk rp ledrlr ledbbrrake lednnight rc圖3.5 右邊燈控制模塊的工作框圖右邊燈控制模塊由vhdl程序來實現(xiàn)，下面是其中的一段vhdl代碼：architecture art of rc isbegin ledb=brake; ledn=night; process(clk,rp,lr) begin if clkevent and clk = 1 then if(lr = 0)then if(rp = 0)then ledr =0; else ledr = 1; end if; else ledr =0; end if; end if; end process;end art;4系統(tǒng)仿真4.1分頻模塊仿真及分析分頻模塊由vhdl程序?qū)崿F(xiàn)后，其仿真圖如圖4.1所示。圖4.1 分頻模塊仿真圖對其仿真圖進行仿真分析：如圖所示,首先生成一個600ns的時鐘脈沖，通過時鐘分頻把600ns的脈沖分成一個40ns的脈沖，實現(xiàn)了信號同步。4.2汽車尾燈主控模塊仿真及分析汽車尾燈主控模塊由vhdl程序?qū)崿F(xiàn)后，其仿真圖如圖4.2所示。 圖4.2主控模塊時序仿真圖對時序仿真圖進行分析：right，left,night,brake 為輸入信號，right為1表示右轉(zhuǎn)，left為1表示左轉(zhuǎn)，night為1表示夜間行路，brake為1表示剎車。rp,lp,night_led,brake_led為輸出信號。如圖所示：當right為1時，產(chǎn)生一個rp為1的信號脈沖輸出，當left為1時，產(chǎn)生一個lp為1的信號脈沖輸出，當night為1時，產(chǎn)生一個night_led為1的信號脈沖輸出。當brake為1時，產(chǎn)生一個brake_led為1的信號脈沖輸出。4.3左邊燈控制模塊仿真及分析左邊燈控制模塊由vhdl程序?qū)崿F(xiàn)后，其仿真圖如圖4.3所示。圖4.3左邊燈控制模塊時序仿真圖對時序仿真圖進行分析：lp，lr,night,brake 為輸入信號，lp為1表示左轉(zhuǎn)，lr為1表示右轉(zhuǎn)，night為1表示夜間行路，brake為1表示剎車。ledl,ledb,ledn為輸出信號,表示汽車左側(cè)的三盞燈。如圖所示：當lp為1時，ledl輸出為1表示左側(cè)燈亮，當brake為1時，ledb輸出為1表示左側(cè)燈亮，當night為1時，ledn輸出為1表示左側(cè)燈亮。當lr為1時，左側(cè)三盞燈輸出均為0。即沒有燈亮。4.4右邊燈控制模塊仿真及分析右邊燈控制模塊由vhdl程序?qū)崿F(xiàn)后，其仿真圖如圖4.4所示。圖4.4右邊燈控制模塊時序仿真圖對時序仿真圖進行分析：rp，lr,night,brake 為輸入信號，lr為1表示左轉(zhuǎn)，rp為1表示右轉(zhuǎn)，night為1表示夜間行路，brake為1表示剎車。ledr,ledb,ledn為輸出信號,表示汽車右側(cè)的三盞燈。如圖所示：當rp為1時，ledr輸出為1表示右側(cè)燈亮，當brake為1時，ledb輸出為1表示右側(cè)燈亮，當night為1時，ledn輸出為1表示右側(cè)燈亮。當lr為1時，右側(cè)三盞燈輸出均為0。即沒有燈亮。 4.5整個系統(tǒng)仿真及分析按圖3.1組裝系統(tǒng)后的仿真圖如圖4.5所示。圖4.5 整個系統(tǒng)仿真圖對時序仿真圖進行分析：right，left,night,brake 為輸入信號，right為1表示右轉(zhuǎn)，left為1表示左轉(zhuǎn)，night為1表示夜間行路，brake為1表示剎車。rd1,rd2,rd3為輸出信號，表示汽車右側(cè)的三盞燈。ld1,ld2,ld3為輸出信號，表示汽車左側(cè)的三盞燈。如圖所示：當right為1時，rd1輸出為1表示右側(cè)燈亮，當left為1時，ld1為輸出為1表示左側(cè)燈亮，當night為1時，ld2,rd2輸出均為1，表示左，右兩側(cè)各有一盞燈亮。當brake為1時，ld3,rd3輸出均為1，表示左，右兩側(cè)各有一盞燈亮。結(jié)束語通過兩星期的緊張工作，最后完成了我的設計任務汽車尾燈控制器的設計。通過本次課程設計的學習，我深深的體會到設計課的重要性和目的性。本次設計課不僅僅培養(yǎng)了我們實際操作能力，也培養(yǎng)了我們靈活運用課本知識，理論聯(lián)系實際，獨立自主的進行設計的能力。它不僅僅是一個學習新知識新方法的好機會，同時也是對我所學知識的一次綜合的檢驗和復習，使我明白了自己的缺陷所在，從而查漏補缺。希望學校以后多安排一些類似的實踐環(huán)節(jié)，讓同學們學以致用。在設計中要求我要有耐心和毅力，還要細心，稍有不慎，一個小小的錯誤就會導致結(jié)果的不正確，而對錯誤的檢查要求我要有足夠的耐心，通過這次設計和設計中遇到的問題，也積累了一定的經(jīng)驗，對以后從事集成電路設計工作會有一定的幫助。在應用vhdl的過程中讓我真正領會到了其并行運行與其他軟件順序執(zhí)行的差別及其在電路設計上的優(yōu)越性。用vhdl硬件描述語言的形式來進行數(shù)字系統(tǒng)的設計方便靈活，利用eda軟件進行編譯優(yōu)化仿真極大地減少了電路設計時間和可能發(fā)生的錯誤，降低了開發(fā)成本，這種設計方法必將在未來的數(shù)字系統(tǒng)設計中發(fā)揮越來越重要的作用。致謝本課程設計是在肖曉麗老師精心指導和大力支持下完成的。本課題在選題及設計過程中得到肖老師的悉心指導。她多次為我指點迷津，幫助我開拓設計思路，精心點撥、熱忱鼓勵。她淵博的知識、開闊的視野和敏銳的思維給了我深深的啟迪。通過這次課程設計我從肖老師那學到不少有用的知識，也積累了一定的項目開發(fā)經(jīng)驗。本課程設計通過兩周的設計與開發(fā)已基本完成，實現(xiàn)了汽車尾燈控制器的基本功能。但是由于課程設計時間較短以及水平有限，所以該控制器還有許多不盡如人意的地方。參考文獻1 王愛英.計算機組成與結(jié)構(gòu).北京:清華大學出版社,2001.22黃仁欣.eda技術實用教程.北京:清華大學出版社,20063 曹昕燕，周鳳臣，聶春燕.eda技術實驗與課程設計.北京:清華大學出版社,2006.54 楊亦華,延明.數(shù)字電路eda入門.北京:北京郵電大學出版社,2003附錄1主控模塊library ieee;use ieee.std_logic_1164.all;entity ctrl is port (left,right,brake,night: in std_logic; lp,rp,lr,brake_led,night_led:out std_logic);end;architecture art of ctrl isbegin night_led=night; brake_ledlp=0;rp=0;lrlp=0;rp=1;lrlp=1;rp=0;lrlp=0;rp=0;lr=1; end case; end process;end art;2時鐘分頻模塊library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sz is port(clk:in std_logic; cp:out std_logic);end;architecture art of sz issignal count:std_log