EDA設(shè)計(研究生綜合).ppt

-EDA設(shè)計,Electronics Design Automation,研究生電類綜合設(shè)計,電子設(shè)計自動化 （英語：Electronic design automation，縮寫：EDA） 是指利用計算機輔助設(shè)計（CAD）軟件，來完成超大規(guī)模 集成電路（VLSI）芯片的功能設(shè)計、綜合、驗證、物理 設(shè)計（包括布局、布線、版圖、設(shè)計規(guī)則檢查等）等流程 的設(shè)計方式。,EDA設(shè)計借助計算機、EDA軟件、實驗平臺和常用儀器設(shè) 備完成。,EDA軟件采用Quartus II，本次設(shè)計采用7.1版本。軟件使用方法參考書很多，如EDA技術(shù)實用教程第三版p95。,EDA實驗開發(fā)平臺： 利用PCB板，將大規(guī)模集成電路芯片（FPGA或CPLD） 通過可編程I/O口和常用的外圍設(shè)備相連接，使其便于數(shù)字 系統(tǒng)的開發(fā)。這些外圍設(shè)備常有：鍵盤、開關(guān)、顯示器、 蜂鳴器、傳感器、接口電路、A/D、D/A、信號源等。,設(shè)計一個多功能數(shù)字鐘，可以完成00:00:00到23:59:59的計時功能，并在控制電路的作用下具有保持、清零、快速校時、快速校分、整點報時等功能。 設(shè)計可增加鬧鐘、12小時計時、秒表、日歷、音樂報時、發(fā)光管閃爍效果等功能。,課題：多功能數(shù)字鐘設(shè)計:,利用QuartusII軟件設(shè)計一個數(shù)字鐘，并下載 到SmartSOPC實驗系統(tǒng)中。,題目簡介：,多功能數(shù)字鐘框圖,課題設(shè)計方法：,1、采用硬件描述語言（HDL）：,常用的硬件描述語言有VHDL和Verilog HDL兩種，了解的同學(xué)可以嘗試用任一種語言完成電路設(shè)計。,2、采用原理圖：,對語言使用有困難的同學(xué)，可以用原理圖完成電路設(shè)計。,設(shè)計注意的幾個問題：,1、分頻電路：,分頻電路經(jīng)常出現(xiàn)的問題是由于競爭和冒險而產(chǎn)生的毛刺。毛刺的存在會造成計時不準確。采用原理圖設(shè)計尤須注意。如使用VHDL設(shè)計，可參閱VHDL數(shù)字電路設(shè)計教程p111。,2、顯示電路：,顯示電路要求采用動態(tài)顯示，這是由實驗平臺的外部環(huán)境決定的，動態(tài)顯示的原理可參閱數(shù)字邏輯電路與系統(tǒng)設(shè)計p123。平臺要求位和段信號均為低電平有效。本設(shè)計中，如采用原理圖，則7段顯示譯碼器可選7447，而位選譯碼器可選74138，而掃描脈沖頻率選1KHz左右。,3、報時電路：,報時電路用來檢測時間，當數(shù)字鐘處于5953、55、57和59時，蜂鳴器發(fā)出報時聲音，前三次采用500Hz頻率，最后一次使用1000Hz頻率。每次鳴響一秒，停一秒。最后一響結(jié)束為準點。,4、鬧鐘功能電路：,可用另一套計數(shù)器來進行鬧鐘時間的設(shè)定，只要設(shè)定鬧鐘的時和分，將該數(shù)值和計時電路的值相同時，鬧鐘鳴叫，鳴叫時間為一分鐘，也可設(shè)置一個終止開關(guān)，進行人為干預(yù)，頻率可用1000Hz（或音樂）。顯示電路可采用分時復(fù)用，用開關(guān)控制。,實驗報告要求,1、設(shè)計文檔，即設(shè)計報告, 封面： 包括名稱,學(xué)號,姓名,院系,指導(dǎo)教師,時間等；, 摘要和關(guān)鍵詞（中英文）；, 正文：,*設(shè)計要求說明,*方案論證（整體電路的工作原理）,*各子模塊設(shè)計原理,*調(diào)試,*仿真,*編程下載, 結(jié)論；, 參考文獻。, 目錄；,2、電路設(shè)計文件,3、實驗感想,* 原理圖（或HDL代碼）文件；,* 波形仿真文件；,* 實驗過程中遇到的問題及解決問題的方法；,* 實驗的收獲與感受；,* 期望及要求；,* 平臺顯示圖文件；,說明：,1、每一位同學(xué)設(shè)計一個作品，不能相互抄襲；,2、同學(xué)可自帶筆記本電腦，如使用實驗室電腦需自帶 鼠標；,3、設(shè)計軟件Quartus II網(wǎng)上可