座之一PD芯片知識(shí)培訓(xùn).ppt

PIN PD 芯片知識(shí),培訓(xùn)內(nèi)容,PD芯片基本理論 PD 芯片設(shè)計(jì)說(shuō)明 PD芯片工藝流程 PD芯片參數(shù)及測(cè)試 PD芯片檢驗(yàn) 結(jié)束語(yǔ),1、什么是PD芯片？ PDPhoto Devices 光電探測(cè)器 Photo Dioder 光電二極管 2、為什么要做PD芯片？ 光纖通信均采用光譜很窄的單色光源，要求所采用的檢測(cè)器具有波長(zhǎng)選擇性，因此系統(tǒng)的檢測(cè)器都采用光子器件。 3、PD所探測(cè)的波長(zhǎng) =1.3m =1.55m 4、PD圖示方法,P,N,6.1PD的工作原理 平衡狀態(tài)下的PN結(jié)：P型N型半導(dǎo)體交界面將發(fā)生載流子的擴(kuò)散運(yùn)動(dòng)。達(dá)到平衡時(shí)形成空間電荷區(qū)，形成內(nèi)建電場(chǎng)Ei以及接觸勢(shì)壘Vd，Vd Ei的存在阻止了多數(shù)載流子向?qū)Ψ綌U(kuò)散，達(dá)到了動(dòng)態(tài)平衡。 6.2光照時(shí)節(jié) 當(dāng)光波照射到PN結(jié)上，光子就會(huì)產(chǎn)生電子空穴時(shí)，光生載流子的運(yùn)動(dòng)同樣在結(jié)區(qū)形或電場(chǎng)Ei，和電壓Vp，而Vp和Ep的方向和極性正好與Vd和Ei相反起削弱電場(chǎng)Vd和Ei的作用，當(dāng)外界光照是穩(wěn)定的將PN結(jié)西端用導(dǎo)線連接，串入電流計(jì)就能讀出光電流Ip.,6.3外加電時(shí) 反向偏置的PN結(jié)。 零偏下的PN結(jié)，當(dāng)以適當(dāng)?shù)哪芰抗庹丈銹N結(jié)。使光生電場(chǎng)E=Ei-Ep=0即Ei已被削減為零。耗盡區(qū)不存在。這時(shí)光生載流子雖仍在P-N中產(chǎn)生。但無(wú)電場(chǎng)引導(dǎo)和加速。在雜亂的擴(kuò)散過(guò)程中，大部份光生空穴和光生電子相繼復(fù)合而消失。不能形成外部電流。 A、零偏置有大弊端 器件的響應(yīng)率很差且很易飽和 依靠擴(kuò)散動(dòng)動(dòng)形成的光電流響應(yīng)速度很慢 B、 PN結(jié)上加反向偏置電壓 勢(shì)壘Vd+V高度增加，耗盡區(qū)寬度W加寬。響應(yīng)率和響應(yīng)速度都可以得到提高。,7、PIN光電二極管 PN結(jié)器件：結(jié)構(gòu)簡(jiǎn)單；暗電流降低困難，無(wú)法提高響應(yīng)率；穩(wěn)定性差 PIN器件： 當(dāng)器件處于反偏置狀態(tài)時(shí)電源在PN結(jié)中形成電場(chǎng)E與內(nèi)建電場(chǎng)Ei同方向，合成結(jié)電場(chǎng) Ej=E+Ei使耗盡區(qū)W顯著地展寬，再加本征i層具有極高的電阻值，已接近絕緣體，耗盡區(qū)在整個(gè)i區(qū)內(nèi)延伸。給器件帶來(lái)三個(gè)優(yōu)點(diǎn)。 A、I區(qū)較P區(qū)厚，入射光能在較寬的范圍內(nèi)激發(fā)出載流子，因而提高了器件的響應(yīng)率。 B、 整個(gè)I區(qū)較有電場(chǎng)，光生載流子獲得較擴(kuò)散速度快得多的漂移速度奔向電極形成外部電流，因響應(yīng)度提高了。 C、耗盡區(qū)拉寬，使結(jié)電容減小，有利于高頻響應(yīng)。,1前言 隨著光電子技術(shù)的高速發(fā)展，對(duì)光電探測(cè)器的可靠性提出了越來(lái)越高的要求。器件是否能長(zhǎng)期穩(wěn)定可靠地工作，成為光電探測(cè)器件的設(shè)計(jì)、制造所要解決的關(guān)鍵問(wèn)題之一。 2. 芯片結(jié)構(gòu)設(shè)計(jì),圖1300m芯片結(jié)構(gòu)圖,11016/cm30.81m 0.9-1,151015/cm3 2.02.5m,11018/cm3 350m,h,Cr/Au,In0.53GaAs0.47 n-,InP n,InP(sub) n+,圖1 55m芯片結(jié)構(gòu)圖,InP P,21 采用原子面密度最小的（100）InP做襯底，以降低界面態(tài)；采用摻硫襯底，因?yàn)榱蛟贗nP中有明顯的抑制做用。 22 在襯底與吸收層之間生長(zhǎng)的非摻雜InP緩沖層,以阻擋外延生長(zhǎng)過(guò)程中襯底硫反擴(kuò)散對(duì)有源層造成的污染,并實(shí)現(xiàn)襯底與吸收層之間的晶體過(guò)度,減少晶體缺陷。 2.3 在窄帶隙In0.53Ga0.47As（Eg0.47ev）吸收層上生長(zhǎng)一層寬帶隙InP頂層（Eg1.35ev），InPInGaAs異質(zhì)結(jié)勢(shì)壘將有效地控制少數(shù)載流子擴(kuò)散電流的產(chǎn)生。寬帶隙材料與表面鈍化膜之間存在較大的勢(shì)壘，電子和空穴不易由半導(dǎo)體注入到介質(zhì)膜中，能夠穩(wěn)定暗電流參數(shù)。 2.4 采用雙層鈍化膜平面結(jié)構(gòu)，較之臺(tái)面結(jié)構(gòu)其穩(wěn)定性更好。 2.5 P面采用延伸電極，避免了因鍵合應(yīng)力直接施加在Pn結(jié)及有源區(qū)上產(chǎn)生新的晶體缺陷以及由此造成的結(jié)構(gòu)退化。,光敏面尺寸：55m 光敏面尺寸：300m 圖2一次版圖 考慮到經(jīng)環(huán)境應(yīng)力及機(jī)械應(yīng)力試驗(yàn)后光纖仍對(duì)準(zhǔn)光敏面，我們對(duì)光敏面進(jìn)行了設(shè)計(jì)，保證了光敏面對(duì)光全接收，又有一定的藕合容量，并能避免光纖離光敏面太近而帶來(lái)的弊端,芯片版圖設(shè)計(jì),300二次版圖 55二次版圖 圖3二次版圖 二次版用來(lái)確定P面電極孔尺寸。為了防止P面金屬電極中的Au原子在一定溫度下沿鈍化膜與半導(dǎo)體界面橫向遷移，以及沿膜針孔向結(jié)擴(kuò)散而造成短路或暗電流參數(shù)不穩(wěn)定，在擴(kuò)散掩膜上再設(shè)計(jì)了一層鈍化膜，采用二次光刻技術(shù)刻出小于第一次擴(kuò)散窗口的P面電極環(huán)，以達(dá)到保護(hù)結(jié)的目的。 由于PN結(jié)的橫向擴(kuò)展，結(jié)離金屬電極邊緣的實(shí)際距離起到了保護(hù)結(jié)的作用。,二次版圖,55二次版圖 55二次版圖 圖4三次版圖 三次版圖為P面電極圖形，電極材料為Cr-Au，它由光敏面電極及延伸電極組成。光敏面電極要大于二次版電極環(huán)尺寸，延伸電極是為了避免鍵合應(yīng)力直接施加在光敏面上而設(shè)計(jì)的。由于它延伸到介質(zhì)膜上面，將附加一個(gè)MOS電容，因此不宜過(guò)大。延伸電極的尺寸為60m，是為金絲球焊設(shè)計(jì)的（焊點(diǎn)一般為6070m）延伸條的寬度不能太窄，否則電流密度過(guò)大將引起電遷移或斷裂失效。一般情況下CrAu的電流密度1106Acm2、平均環(huán)境溫度在195時(shí)，電極條的平均壽命可達(dá)13500h。在實(shí)際應(yīng)用中，探測(cè)的光功率遠(yuǎn)小于8mW，而且最高工作溫度為100，因此電極條設(shè)計(jì)完全能滿足穩(wěn)態(tài)工作壽命10000h的要求.,三次版圖,4. 工藝設(shè)計(jì) 41 基片材料設(shè)計(jì) 襯底晶向設(shè)計(jì)為（100）。 （100）晶面的界面態(tài)密度最小，而且與其它晶向相比，便于劃片或解理，因此 可避免由此給管芯帶來(lái)的晶格損傷。 設(shè)計(jì)的襯底摻雜元素為（S）。 硫有明顯抑制位錯(cuò)的作用，在相同的摻雜濃度下，位錯(cuò)密度可低0.51個(gè)數(shù)量級(jí)。 要求襯底位錯(cuò)密度越低越好。但鑒于國(guó)內(nèi)目前nInP位錯(cuò)密度的最好水平就是5103cm2。因此設(shè)計(jì)此參數(shù)。 厚度：34010m； 表面：無(wú)波紋，無(wú)腐蝕坑，表面平整、光亮。,42 外延層設(shè)計(jì) 42.1 InGaAs層吸收層厚度設(shè)計(jì)：2.02.5m； 器件的光學(xué)參數(shù)及頻響性能要求I層的設(shè)計(jì)厚度為2m,而試驗(yàn)結(jié)果表面P+區(qū)厚度(含InP頂層)1.0m時(shí),pn結(jié)受表面效應(yīng)的影響較小,器件的擊穿特性及暗電流參數(shù)的穩(wěn)定性都比較好，而且響應(yīng)度高。，則InGaAs層的厚度設(shè)計(jì)為：2.02.5m。載流子濃度設(shè)計(jì)：21015CM-3 InGaAs層的載流子濃度與器件的隧道效應(yīng)即齊納擊穿有關(guān)系，盡管器件在較低偏置下工作，但由于InGaAs材料的帶隙較窄（0.75V），如果載流子濃度過(guò)高，同樣將產(chǎn)生隧道效應(yīng)，導(dǎo)致漏電增大?？紤]到器件是在低電場(chǎng)下工作的PIN器件，并兼顧目前的工藝水平，我們?cè)O(shè)計(jì)InGaAs層的載流子濃度為11015CM-3，所產(chǎn)生的隧道效應(yīng)電流應(yīng)該是很小的。,42.2 InP頂層層厚：0.51.0m。 該層是為抑制少子擴(kuò)散電流和降低表面漏電流而設(shè)計(jì)的，其帶隙Eg=1.35ev，=1.3m(InP) 根據(jù)試驗(yàn)結(jié)果，層厚0.5m就抑可達(dá)到設(shè)計(jì)目的。但受擴(kuò)散掩膜的限制，層厚不宜1. 5m。因此我們?cè)O(shè)計(jì)該層的厚度為0.51m，則總的P+區(qū)（擴(kuò)散層）厚度為1.21.5m。 該層雖然不是器件的有源層，但作為表面層，表面形貌也應(yīng)較好。其表面形貌，表面狀態(tài)的好壞，一方面與工藝條件有關(guān)，更主要的是取決與晶體的匹配情況。,43 表面鈍化膜設(shè)計(jì) 器件表面鈍化要求它的鈍化膜最主要應(yīng)具備兩種功能，其一，為使半導(dǎo)體表面穩(wěn)定，要求鈍化膜中可動(dòng)和固定電荷少，界面態(tài)和陷阱低；其二，它要求鈍化膜具有阻擋和束縛雜質(zhì)離子的作用。通過(guò)摸底試驗(yàn)，我們認(rèn)為鈍化膜是造成器件在穩(wěn)態(tài)工作壽命（高溫反偏）試驗(yàn)中 失效的主要因素。膜的材料類型，制作工藝以及制作質(zhì)量強(qiáng)烈地影響著暗電流參數(shù)的穩(wěn)定性。低溫PECVDSiNX膜具有良好的阻擋雜質(zhì)的功能，而且穩(wěn)態(tài)工作壽命試驗(yàn)后器件的暗電流參數(shù)穩(wěn)定。但從可靠性角度出發(fā)，我們?cè)O(shè)計(jì)芯片的第一層表面鈍化膜為PECVD SiNX 在第一層SiNX上面疊加第二層SiO2作為表面鈍化層,其作用是進(jìn)一步阻擋或隔離外界雜質(zhì)及環(huán)境對(duì)結(jié)的侵蝕,以及防止P面金屬電極的Au原子在一溫度下向PN結(jié)橫向遷移從而造成暗電流不穩(wěn)定及PN結(jié)短路等(見(jiàn)二次版圖設(shè)計(jì))。 則兩次膜總厚度為1.301.40m。,4.3.1 耐壓強(qiáng)度用現(xiàn)有的PECVD工藝制作的膜，其耐壓為6106V/cm，若膜厚為1.301.40m，耐壓強(qiáng)度則為165192V。芯片工作電壓的最大額定值為-10V，而且器件的擊穿電壓均60V左右，因此設(shè)計(jì)指標(biāo)完全能滿足要求。 4.3.2折射率1.852.0 折射率反映了膜的致密程度及化學(xué)組份，它與淀積條件密切相關(guān)。PECVD SiN膜的折射率一般在182.1之間。實(shí)驗(yàn)中我們發(fā)現(xiàn)折射率越高，膜越容易龜裂，因此我們將容易生產(chǎn)龜裂的第一層SiN膜折射率設(shè)計(jì)為1.851.9,不易裂且起鈍化作用.由于SiN與InP的熱膨脹系數(shù)不一致，界面產(chǎn)生的應(yīng)力較大，尤其是PECVD SiN摸呈現(xiàn)壓縮應(yīng)力，在高真空閉管擴(kuò)散中，膜稍厚就會(huì)因應(yīng)力造成龜裂而失去掩膜作用。因此在設(shè)計(jì)最佳厚度時(shí)應(yīng)考慮此因素，我們?cè)O(shè)計(jì)SiN掩膜厚度為0.080.12m。,4.Zn擴(kuò)散 采用平面Zn擴(kuò)散工藝制作pn結(jié)，擴(kuò)散雜質(zhì)為Zn。Zn的擴(kuò)散速率很快，并且在閉管擴(kuò)散中行為也很復(fù)雜，它強(qiáng)烈地依賴于擴(kuò)散工藝條件，尤其是對(duì)封管內(nèi)的磷量多少很敏感。因此，尚未見(jiàn)到Zn在InP、InGaAs中擴(kuò)散系數(shù)的確切數(shù)據(jù)。我們只能根據(jù)試驗(yàn)數(shù)據(jù)來(lái)推算擴(kuò)散掩膜所需的厚度。 雜質(zhì)質(zhì)Zn 在有源層中擴(kuò)散都服從規(guī)律，其擴(kuò)散深度也具有同樣的表達(dá)方式： Xj=ADt 式中,Xj:雜質(zhì)的擴(kuò)散深度; A:系數(shù),與InP的表面濃度有關(guān)； D：擴(kuò)散系數(shù)； t：擴(kuò)散時(shí)間。,5. P面電極 材料： Cr/ Au 總厚度：0.250.35m Cr作為勢(shì)壘層處于p-InGaAs和Au之間，可阻擋Au向半導(dǎo)體內(nèi)遷移。另外，Cr與SiN膜有很強(qiáng)的粘附性，有利于延伸電極的制作，并且Cr/ Au P面接觸的正向電壓降VF1.0V（1mA下），符合器件參數(shù)要求。因此，我們?cè)O(shè)計(jì)P面接觸為Cr/ Au系統(tǒng)?？紤]到太厚的Cr層不易于光刻，我后設(shè)計(jì)Cr層厚度為0.050.08m，Au層厚度設(shè)計(jì)為0.250.35m，主要是有利于壓焊金絲引線。 6. n面電極 材料：Au； 總厚度：0.150.2m 目的是為了實(shí)現(xiàn)歐姆接觸和芯片燒結(jié)的牢固性。半導(dǎo)體芯片的壓焊,1.3 PD芯片工藝路線,淀積SiN和SiO2復(fù)合鈍化膜,一次光刻擴(kuò)散區(qū),Zn擴(kuò)散,淀 積 增 透 膜,二次光刻引線孔,蒸發(fā)Cr/Au,三次光刻壓焊點(diǎn),背面磨拋減薄,背面蒸發(fā) Au,合金,中測(cè),劃片,分選合格品,高溫存貯,QA抽樣測(cè)試,入庫(kù),2.1主要技術(shù)參數(shù),測(cè)試環(huán)境、測(cè)試工藝條件 1 測(cè)試環(huán)境 1.1 相對(duì)濕度 4555% 1.2 環(huán)境溫度 223 2 測(cè)試工藝條件 2.1 暗電流ID： VR=5V 2.2反向擊穿電壓VBR： IR=10A 2.3正向壓降VF： IF=1mA 2.4 響應(yīng)度Re： =1.3m VR=5V,PD芯片測(cè)試要求,反向擊穿電壓VBR測(cè)試 反向擊穿電壓VBR是PD芯片的極限參數(shù)。 定義：在規(guī)定通過(guò)PD芯片反向電流IR=10A時(shí)，加在兩極間所產(chǎn)生的電壓降為PD芯片的反向擊穿電壓。 測(cè)試步驟: 校正儀表零位，在XJ4810型圖示儀上設(shè)定IR=10A的規(guī)定值，調(diào)節(jié)恒流源IR=10A時(shí)，在顯示屏I-V曲線上讀出加在PD芯片兩端的反向擊穿電壓VBR值。,暗電流ID測(cè)試: 定義：暗電流測(cè)試是在無(wú)光照下，PD芯片兩端加規(guī)定的VR=5V反向偏置電壓時(shí)，PD芯片中流過(guò)的電流。,2.3質(zhì)量考核條件,2.3.1高溫存貯： 溫度：+125 時(shí)間：96hr 氣氛：充N2保護(hù) 2.3.2電老化:11111111111111111 溫度： 175 時(shí)間：16 hr 偏置：-10V 氣氛：N2,2.2質(zhì)量考核條件,2.2.4壓焊點(diǎn)拉力試驗(yàn): （非破壞性） 金絲直徑：18m,InGaAs/InP PIN PD芯片光刻工藝檢驗(yàn)規(guī)范 1、檢驗(yàn)內(nèi)容 待光刻片的質(zhì)量檢驗(yàn) 光刻片的質(zhì)量檢驗(yàn) 2、光刻質(zhì)量檢查 2.1 待光刻片的檢驗(yàn) 用2010倍測(cè)量顯微鏡檢 Si3N4，Cr/Au、表面，應(yīng)無(wú)顆粒，顏色均勻。 2.2 光刻質(zhì)量檢驗(yàn) 3.2.1 光刻圖形邊緣應(yīng)整齊，無(wú)鉆蝕，無(wú)毛刺，無(wú)小島。 3.2.2 光刻圖形上無(wú)殘留光刻膠。 3.2.3 Si3N4，Cr/Au、薄膜上無(wú)針孔。 3.2.4 一次光刻擴(kuò)散窗口無(wú)殘留Si3N4膜。 3.2.5 二次、三次Si3N4，Cr/Au、圖形套刻準(zhǔn)確。 4、檢查規(guī)定 4.1 刻蝕Si3N4片100%檢查。 4.2 刻蝕Cr/Au、片100%檢查。,InGaAs/InP PIN PDZn擴(kuò)散工藝的檢驗(yàn)規(guī)范 1、檢驗(yàn)內(nèi)容 反向擊穿電壓VBR: 暗電流ID： 2、擴(kuò)散質(zhì)量檢驗(yàn) 2.1 在10A下測(cè)反向擊穿電壓VBR: VBR30V 2.2 在-5V偏置下利用34401A數(shù)字電壓表粗測(cè)暗電流 55m ID0.5nA 300m ID3.5 nA 2.3 測(cè)量擴(kuò)散結(jié)深XJ 用顯結(jié)液HF:H2O2:H2O=1:1:10腐2分鐘，在1050倍顯微鏡下觀察擴(kuò)散剖面， 擴(kuò)散結(jié)面應(yīng)平整，結(jié)線應(yīng)清晰。 結(jié)深XJ=1.21.5m。 3、檢驗(yàn)規(guī)定 反向擊穿電壓100%檢驗(yàn) 暗電流100%檢驗(yàn),InGaAs/InP PIN PD芯片合金工藝的檢驗(yàn)規(guī)范 1、檢驗(yàn)內(nèi)容 暗電流ID 反向擊穿電壓VBR 正向壓降 VF 2、檢驗(yàn)方法 2.1. 合金前，在-5V下，定點(diǎn)測(cè)暗電流 ID55m ID0.5nA。 300m ID3.5nA。 2.2合金前，在10A下，定點(diǎn)測(cè)反向擊穿電壓VBR 2.3合金前，在1mA下，定點(diǎn)測(cè)正向電壓VF 3.合金后質(zhì)量檢驗(yàn) 3.1 用探針扎合金后的金屬電極，應(yīng)粘附好，不起層。 3.2 測(cè)試合金前定點(diǎn)管芯ID：55m ID0.5nA。 300m ID3.5nA。 3.3測(cè)試合金前定點(diǎn)管芯的正向壓降：55m VF1.0V。 300m VF0.7V。 4、檢驗(yàn)規(guī)定 4.1每片測(cè)35個(gè)點(diǎn)的正向壓降。 4.2每片定點(diǎn)測(cè)35個(gè)點(diǎn)的暗電流。,InGaAs/InP PIN PD芯片外延材料檢驗(yàn)規(guī)范 2、檢驗(yàn)內(nèi)容 外延材料表面 外延材料各層次厚度 外延材料載流子濃度 外延材料物理尺寸 3、外延材料質(zhì)量檢驗(yàn) 3.1 鏡檢 采用2010倍數(shù)的顯微鏡觀測(cè)外延材料表面應(yīng)鏡面、平整、光亮無(wú)劃痕。 3.2 測(cè)量外延層各層厚度 用K3Fe(CN)6 :KOH:H2O=1:1:10溶液顯影后，然后用5010倍測(cè)量顯微鏡測(cè)量各外延層厚度，各外延層應(yīng)界面平整，結(jié)線清晰，n-InGaAs吸收層2.5-2.0m，n-InGaAsP（n-InP）頂層0.81.2m。,3.3測(cè)量外延片擊穿電壓 根據(jù)擴(kuò)散后的擊穿電壓，換算出外延片有源層的載流子濃度。外延片擊穿電壓