數(shù)字電路習(xí)題課080413.ppt

數(shù)字電路習(xí)題課（一）,習(xí)題第13章,梁 彩 鳳 2008.4.13,目 錄,第一章：基礎(chǔ)引入 第二章：邏輯代數(shù)與卡諾圖 第三章：門電路,第一章 數(shù)字邏輯概論,一、知識(shí)回顧,引入作用，引起興趣,概念性知識(shí),數(shù)制及其相互轉(zhuǎn)化,邏輯函數(shù)及其表示方法,二進(jìn)制的算術(shù)運(yùn)算及其代碼轉(zhuǎn)換,包括概念、特點(diǎn)、描述方法等,包括真值表、函數(shù)表達(dá)式、邏輯圖、 波形圖、卡諾圖,二、習(xí)題講解,習(xí)題類型,1、 f、T、q、 tw計(jì)算 2、數(shù)制及其相互轉(zhuǎn)化 3、二進(jìn)制的算術(shù)運(yùn)算及其代碼轉(zhuǎn)換 4、邏輯函數(shù)及其表示方法,習(xí)題1.1.4 習(xí)題1.2.11.2.4 習(xí)題1.3.1,1.4.1 習(xí)題1.6.1,注意問題,1、誤差分析 2、畫波形圖要標(biāo)準(zhǔn),習(xí)題解析,1.2.2 (4) 2.178轉(zhuǎn)換成二、八、十六進(jìn)制數(shù) 要求轉(zhuǎn)換誤差不大于24 2.718= (10.1011)B=(2.54)o =(2.B)H (10.1011)B=2+2-1+2-2+2-3+2-4=2.6875 所以轉(zhuǎn)換誤差為 2.718-2.6875=0.03052-4=0.0625,誤差分析不能少,二、習(xí)題講解,習(xí)題解析,波形圖畫法 步驟： 判定門或電路類型 分段 逐段畫出,二、習(xí)題講解,1.6.1,與非門,虛線不能少,對(duì)應(yīng)波形畫,第二章 邏輯代數(shù),一、知識(shí)回顧,包括定律、基本規(guī)則、化簡(jiǎn)方法、邏輯圖,邏輯代數(shù),卡諾圖,包括最小項(xiàng)、卡諾圖化簡(jiǎn)法,二、習(xí)題講解,1、 邏輯代數(shù)化簡(jiǎn)函數(shù)式 2、卡諾圖化簡(jiǎn)函數(shù)式,習(xí)題2.1.4， 2.1.7 習(xí)題2.2.3,出現(xiàn)問題,1、2.1.7題出現(xiàn)問題 與非門畫成與門, 符號(hào)不標(biāo)準(zhǔn),習(xí)題類型,二、習(xí)題講解,2、卡諾圖題出現(xiàn)的問題,卡諾圖不畫圈,卡諾圖不畫框,與圖不對(duì)應(yīng),未畫大圈，沒有包圍進(jìn)來,未填零,未寫出公式,習(xí)題解析,二、習(xí)題講解,卡諾圖化簡(jiǎn)函數(shù)式,邏輯表達(dá)式,卡諾圖,最簡(jiǎn)式,？,與或式,？,少、大、方、新,2.2.3(2),與或式,結(jié)果不唯一,2.2.3(5),法一：圈1做,2.2.3(7),不可以6個(gè)畫圈，只能2的冪次畫圈,法二：圈0做,二、習(xí)題講解,補(bǔ)充練習(xí)題,1、函數(shù)化簡(jiǎn),2、卡諾圖化簡(jiǎn),二、習(xí)題講解,卡諾圖注意問題,1、圈中“1”格數(shù)目只能為2i，且相鄰 2、同一個(gè)“1”可被圈多次 3、每個(gè)圈中必須有該圈獨(dú)有的“1”格 4、首先考慮圈數(shù)最少，其次考慮圈盡可能大 5、圈法不唯一,第三章 邏輯門電路,一、知識(shí)回顧,認(rèn)識(shí)各種門電路,(1) CMOS反相器、與非門、或非門、異或門,(2) OD門，TG門，三態(tài)門,(3) NMOS反相器、與非門、或非門,(4) 二極管與門、或門,(5) 三極管反相器、與非門、或非門、 OD門、三態(tài)門,(6) 雙極性CMOS門(BiCMOS),各種技術(shù)參數(shù),一、知識(shí)回顧,(1) 電壓參數(shù) (2) 閾值電壓 (3) 噪聲容限 (4) 扇入扇出數(shù)，帶拉電阻 (5) 帶拉電流負(fù)載、帶灌電流負(fù)載 (6) 傳輸延遲時(shí)間 (7) 功耗、延時(shí)-功耗積,門電路的接口問題,一、知識(shí)回顧,電壓匹配 (2)電流匹配,去干擾問題、正負(fù)邏輯、邏輯門轉(zhuǎn)換等,CMOS反相器,CMOS與非門,CMOS或非門,(1) CMOS反相器、與非門、或非門,一、知識(shí)回顧,(2) CMOS OD門，TG門，三態(tài)門,一、知識(shí)回顧,一、知識(shí)回顧,(3) NMOS反相器、或非門,NMOS或非門,NMOS反相器,一、知識(shí)回顧,(4) 二極管與門、或門,二極管與門,二極管或門,一、知識(shí)回顧,(6) 雙極性CMOS(BiCMOS)反相器,二、習(xí)題講解,1、 有關(guān)技術(shù)參數(shù)的計(jì)算 (習(xí)題3.1.13.1.3, 3.1.5, 3.2.3, 3.3.1,3.4.1) 2、邏輯電路的功能識(shí)別，寫函數(shù)表達(dá)式 (習(xí)題3.1.63.1.7,3.1.11,3.1.12,3.1.13,3.1.14,3.1.15,3.1.16) 3、上拉電阻的計(jì)算 （習(xí)題3.1.8, 3.2.4） 4、門電路的等效變換（習(xí)題3.5.13.5.2） 5、門電路接口題 （習(xí)題3.6.13.6.5 ）,習(xí)題類型,習(xí)題解析,(1) CSi高電平有效，且片選信號(hào)高電平持續(xù)時(shí)間必須大于一次數(shù)據(jù)傳輸時(shí)間 (2) CSi 不能同時(shí)有效，否則會(huì)發(fā)生沖突 (3) CS信號(hào)均無效時(shí)，總線處于高阻狀態(tài),二、習(xí)題講解,3.1.9,習(xí)題解析,3.1.12（a）,0,1,TP2截止,TN2導(dǎo)通,CMOS反相器,該電路為低電平使能的三態(tài)非門,TP2導(dǎo)通,TN2截止,輸出高阻,0,1,習(xí)題解析,3.1.12（b）,0,1,TP2截止,或非門 打開,CMOS反相器,該電路為低電平使能的三態(tài)緩沖器,TP2導(dǎo)通,TN1截止,0,輸出高阻,習(xí)題解析,3.1.12（c）,0,1,TP2截止,與非門 打開,CMOS反相器,該電路為高電平使能的三態(tài)緩沖器,TN2導(dǎo)通,TN2截止,1,輸出高阻,習(xí)題解析,3.1.12（d）,0,1,TG截止,CMOS反相器,該電路為低電平使能的三態(tài)非門,TG導(dǎo)通,輸出高阻,1,0,習(xí)題心得,分析帶使能端的電路方法,1、設(shè)定使能端一個(gè)邏輯狀態(tài) 2、按電路逐步分析邏輯功能 3、列真值表，寫函數(shù)式 4、給出邏輯功能,習(xí)題解析,可以引入新的變量,3.1.11,習(xí)題解析,B1,非門,非門,非門,傳輸門,1,0,0,T3導(dǎo)通,非門,3.1.11,習(xí)題解析,B=0,傳輸門導(dǎo)通,0,1,1,T3截止,L=A,習(xí)題心得,分析含有多種門電路的方法,1、拆分復(fù)雜電路為基本門電路 2、將其中一個(gè)輸入端分別置0和1 3、每種情況按電路逐步分析邏輯功能 4、列真值表。 5、寫函數(shù)式，給出邏輯功能,習(xí)題解析,類似練習(xí)題：3.1.6, 3.1.7, 3.1.143.1.16,習(xí)題解析,3.1.15,NMOS管串聯(lián)實(shí)現(xiàn)“與”功能 并聯(lián)實(shí)現(xiàn)“或”功能,A,E,習(xí)題解析,3.2.4,74LS03的參數(shù),VOH(min)=2.7V,VOL(max)=0.5V,IOL(max)=8mA,負(fù)載門的參數(shù),VIH(min)=4V,VIL(max)=1V,IIL=IIH=1,74LS03的漏電流IOZ=0.2mA,習(xí)題解析,3.2.4,輸出高電平時(shí),為拉電流情況下,VOH(min)=2.7V,VIH(min)=4V,VOH(min)VIH(min),IOZ,IIH,IIH,IIH,IIH,IIH,VIH(min),習(xí)題解析,3.2.4,輸出低電平時(shí),為灌電流情況下,VOL(max)=0.5V,VIL(max)=1V,IOL,IIL,IIL,IIL,IIL,IIL,VOL(max),VOL(max)VIL(max),習(xí)題心得,計(jì)算上拉電阻的方法,1、列出電路中門電路的電壓電流參數(shù) 2、輸出端分高低電壓兩種情況 3、每種情況下畫電流流向圖， 并分析上拉電阻的電壓與電流 4、列公式并計(jì)算結(jié)果,習(xí)題解析,類似練習(xí)題：3.1.8,習(xí)題解析,3.5.2,法（一）或門等效代換法,法（二）函數(shù)轉(zhuǎn)換變換法,二、習(xí)題講解,3.6.1 CMOS門與TTL門匹配問題,驅(qū)動(dòng)門和負(fù)載門是否匹配要考慮兩個(gè)因素,一、邏輯門電路的扇出問題,二、邏輯電平的兼容性問題,VOH(min) VIH(min),VOL(max) VIL(max),當(dāng)電壓條件不滿足時(shí)，需要考慮上拉電阻,二、習(xí)題講解,1、 有關(guān)技術(shù)參數(shù)的計(jì)算 (習(xí)題3.1.13.1.3, 3.1.5, 3.2.3, 3.3.1,3.4.1