模塊化電路設(shè)計(jì)原則.docVIP

設(shè)計(jì)規(guī)劃綜合方法可以對(duì)付複雜集體電路設(shè)計(jì)帶來(lái)的挑戰(zhàn)設(shè)計(jì)專(zhuān)欄, 電路板設(shè)計(jì), IC設(shè)計(jì)上網(wǎng)時(shí)間：2001年02月23日 據(jù)美國(guó)半導(dǎo)體工業(yè)協(xié)會(huì)預(yù)測(cè)，未來(lái)幾年中集體電路設(shè)計(jì)的複雜度將更高，每個(gè)晶片將包含數(shù)億個(gè)電晶體，現(xiàn)有的人工或半自動(dòng)設(shè)計(jì)方法將難以對(duì)付複雜集體電路設(shè)計(jì)帶來(lái)的挑戰(zhàn)，本文介紹的基於模組規(guī)劃綜合的設(shè)計(jì)新方法可減少25%到30%的開(kāi)發(fā)時(shí)間，而且可實(shí)現(xiàn)更為優(yōu)化的設(shè)計(jì)。對(duì)(中國(guó))集體電路設(shè)計(jì)工程師來(lái)說(shuō)，掌握模組規(guī)劃綜合方法的新思路有助於開(kāi)發(fā)更大規(guī)模的晶片。 Jacob Greidinger行政副總裁兼首席技術(shù)執(zhí)行官Arito Technology公司 目前，對(duì)大規(guī)模集體電路設(shè)計(jì)的需求正在促使設(shè)計(jì)技術(shù)面臨新的變革。由於門(mén)級(jí)物理實(shí)現(xiàn)方法對(duì)高速或百萬(wàn)閘集體電路設(shè)計(jì)來(lái)說(shuō)已經(jīng)達(dá)到了極限，因而人們正向基於模組的設(shè)計(jì)方法轉(zhuǎn)移。模組設(shè)計(jì)方法減少了逐漸變更設(shè)計(jì)對(duì)整個(gè)設(shè)計(jì)的影響，有助於建立每個(gè)模組的局部時(shí)域特性，從而讓時(shí)序收斂更易管理和預(yù)測(cè)，它使設(shè)計(jì)工程師能夠平行設(shè)計(jì)各自的模組，最後進(jìn)行整合，從而發(fā)揮群體的作用?；赌＝M的設(shè)計(jì)方法將複雜的集體電路作為一個(gè)較小的或更易管理的模組來(lái)處理，但是，現(xiàn)在基於模組的設(shè)計(jì)工具有許多不足，從而限制了它的應(yīng)用。 目前，設(shè)計(jì)規(guī)劃工具可提供大量的門(mén)級(jí)實(shí)現(xiàn)服務(wù)來(lái)完善邏輯綜合，這些工具使集體電路設(shè)計(jì)工程師能夠劃分門(mén)級(jí)網(wǎng)表和實(shí)現(xiàn)佈線(xiàn)後的優(yōu)化並進(jìn)行逐級(jí)綜合。但是在得到門(mén)級(jí)網(wǎng)表之前，IC設(shè)計(jì)工程師難以充分發(fā)揮設(shè)計(jì)規(guī)劃工具的作用，甚至即使在設(shè)計(jì)初期使用設(shè)計(jì)規(guī)劃工具，也要到設(shè)計(jì)後期才可能感受到設(shè)計(jì)規(guī)劃工具的好處。 因此，當(dāng)進(jìn)行純粹基於模組的設(shè)計(jì)時(shí)，現(xiàn)有的設(shè)計(jì)規(guī)劃工具的自動(dòng)化程度很低，IC設(shè)計(jì)工程師仍然要對(duì)模組進(jìn)行手工佈局、設(shè)置模組大小和確定模組的形狀，以便充分地利用現(xiàn)有的頂層佈線(xiàn)資源。另一方面，盡管大量反饋和分析工具可幫助設(shè)計(jì)工程師識(shí)別佈線(xiàn)擁擠和埠佈局不良等問(wèn)題，但是自動(dòng)化和快速程度都很低，這就需要繁瑣的手工設(shè)計(jì)。 實(shí)際上，基於模組的設(shè)計(jì)方法很難從結(jié)構(gòu)參數(shù)到晶片設(shè)計(jì)完成的整個(gè)過(guò)程達(dá)到協(xié)調(diào)地配合。模組佈局、模組形狀優(yōu)化和系統(tǒng)級(jí)佈線(xiàn)的物理複雜性使手工組合模組的晶片設(shè)計(jì)方法難以達(dá)到理想的效果。除非設(shè)計(jì)工程師在研發(fā)早期就把問(wèn)題考慮周全，否則，現(xiàn)有的方法設(shè)計(jì)出來(lái)的晶片根本無(wú)法投片。 集體電路設(shè)計(jì)專(zhuān)家表示，在深次微米晶片開(kāi)發(fā)過(guò)程中，物理設(shè)計(jì)的關(guān)鍵在於把模組組裝成一個(gè)可運(yùn)作的系統(tǒng)並將時(shí)鐘及電源信號(hào)在晶片上做恰當(dāng)?shù)姆峙?。隨著數(shù)百模組級(jí)設(shè)計(jì)的出現(xiàn)，複雜集體電路設(shè)計(jì)的成功將取決於新的方法。這就是本文將要介紹的“設(shè)計(jì)規(guī)劃綜合方法”，該新方法將在由物理和電氣設(shè)計(jì)約束下的含參環(huán)境中進(jìn)行基於模組的設(shè)計(jì)(圖1)。 設(shè)計(jì)規(guī)劃綜合 在設(shè)計(jì)規(guī)劃綜合方法中，設(shè)計(jì)工程師要早在物理實(shí)現(xiàn)開(kāi)始之前，就預(yù)測(cè)和控制晶片的性能、面積和功耗特性。它要求設(shè)計(jì)工程師具備結(jié)構(gòu)部份的物理設(shè)計(jì)經(jīng)驗(yàn)，因?yàn)樵O(shè)計(jì)工具會(huì)自動(dòng)地產(chǎn)生和傳送所需要的結(jié)構(gòu)資訊。實(shí)際上，設(shè)計(jì)規(guī)劃綜合方法是一個(gè)雙向過(guò)程，它不但向結(jié)構(gòu)工程師提供設(shè)計(jì)所需的物理資訊流，而且向物理設(shè)計(jì)工程師提供晶片結(jié)構(gòu)資訊流。 利用這種方法，晶片結(jié)構(gòu)工程師能快捷地創(chuàng)造出多個(gè)底層規(guī)劃，並成功地避免過(guò)早地鎖定在欠最佳設(shè)計(jì)方案上。因而結(jié)構(gòu)設(shè)計(jì)就可保持彈性，直到設(shè)計(jì)組對(duì)時(shí)序、晶片大小、功耗等關(guān)鍵問(wèn)題進(jìn)行充分分析和評(píng)估之後，才最後決定結(jié)構(gòu)。這種技術(shù)可使設(shè)計(jì)工程師對(duì)設(shè)計(jì)要求的可行性作出判斷，並確定達(dá)到這些設(shè)計(jì)要求所需的時(shí)間。 最重要的是設(shè)計(jì)規(guī)劃綜合方法使設(shè)計(jì)工程師跳出了傳統(tǒng)的“設(shè)計(jì)測(cè)試故障定位”設(shè)計(jì)模式，傳統(tǒng)模式在複雜的模組化設(shè)計(jì)過(guò)程中存在致命的缺陷。尤其重要的是，在開(kāi)發(fā)初期提供的物理設(shè)計(jì)數(shù)據(jù)對(duì)那些缺少物理設(shè)計(jì)專(zhuān)門(mén)知識(shí)的設(shè)計(jì)工程師幫助很大，這些物理設(shè)計(jì)數(shù)據(jù)可讓工程師在設(shè)計(jì)初期就評(píng)估功率、時(shí)鐘分配、壓降和電子遷移特性等關(guān)鍵物理設(shè)計(jì)特性，因而，設(shè)計(jì)工程師可高效率地創(chuàng)建出藉由功耗、晶片大小和時(shí)序優(yōu)化的正確和可選擇的多個(gè)設(shè)計(jì)規(guī)劃方案。 模組設(shè)計(jì)方法 設(shè)計(jì)規(guī)劃綜合方法應(yīng)用於晶片設(shè)計(jì)過(guò)程初期的晶片結(jié)構(gòu)設(shè)計(jì)階段。晶片結(jié)構(gòu)工程師設(shè)計(jì)多個(gè)可供選擇的晶片結(jié)構(gòu)圖以便確定最佳的設(shè)計(jì)規(guī)劃(圖2)。在結(jié)構(gòu)設(shè)計(jì)的初期，設(shè)計(jì)的大多數(shù)細(xì)節(jié)還是未知數(shù)，但設(shè)計(jì)的可製造性約束條件是客觀存在的，這是因?yàn)槟＝M的佈局、時(shí)序要求、晶片的大小範(fàn)圍以及各種可能用到的製程早已確定。對(duì)大型開(kāi)發(fā)項(xiàng)目來(lái)說(shuō)，這樣就可能盡早地開(kāi)始詳盡地分配某些金屬層用於互連或限定某些金屬層只用於模組設(shè)計(jì)。另外，在設(shè)計(jì)項(xiàng)目開(kāi)始的時(shí)候，設(shè)計(jì)規(guī)劃綜合方法使設(shè)計(jì)工程師能夠獲得大量可再使用模組和IP模組的資訊。過(guò)去的類(lèi)似設(shè)計(jì)通常就是新設(shè)計(jì)的開(kāi)始。 在這個(gè)設(shè)計(jì)階段，設(shè)計(jì)工程師要規(guī)定時(shí)序、晶片面積和功耗的約束條件，並有效地滿(mǎn)足兩個(gè)設(shè)計(jì)原則：1. 影響底層規(guī)劃的生成和優(yōu)化；2. 測(cè)量和給出時(shí)序報(bào)表、晶片面積和功耗的約束條件與實(shí)際的測(cè)定值之間的差異。設(shè)計(jì)工程師然後可將晶片劃分為幾個(gè)高級(jí)功能模組並建立這些模組之間的互連關(guān)係，並自動(dòng)地生成多個(gè)底層設(shè)計(jì)規(guī)劃。上述的設(shè)計(jì)步驟增強(qiáng)了設(shè)計(jì)策略的作用。 對(duì)未完成設(shè)計(jì)的模組的盡早評(píng)估也很重要，因?yàn)闀r(shí)序設(shè)計(jì)工程師可根據(jù)評(píng)估構(gòu)造出一個(gè)基本的時(shí)序殼(shell)。隨著設(shè)計(jì)進(jìn)展及更佳數(shù)據(jù)的不斷涌現(xiàn)，設(shè)計(jì)工程師可不斷優(yōu)化設(shè)計(jì)數(shù)據(jù)，從而逐漸得到晶片速度、晶片大小和可佈線(xiàn)性的更精確數(shù)據(jù)。 設(shè)計(jì)規(guī)劃綜合方法把每個(gè)模組現(xiàn)有的最佳數(shù)據(jù)和晶片級(jí)約束條件結(jié)合起來(lái)，讓設(shè)計(jì)工程師充分地利用可再使用模組和IP內(nèi)核(圖3)。例如採(cǎi)用硬模組，在設(shè)計(jì)初期，設(shè)計(jì)工程師就可將模組時(shí)序殼的詳細(xì)性能數(shù)據(jù)與佈局或各層使用情況的現(xiàn)有約束條件結(jié)合起來(lái)，使設(shè)計(jì)更快、更有效。此外，結(jié)構(gòu)工程師可藉由設(shè)計(jì)規(guī)劃綜合方法研究不同存貯器配置的可選內(nèi)核對(duì)晶片性能的影響。 藉由在開(kāi)發(fā)集體電路初期考慮關(guān)鍵物理效應(yīng)的影響，設(shè)計(jì)工程師可以高效率地將設(shè)計(jì)重點(diǎn)集中在最佳設(shè)計(jì)候選方案上。根據(jù)現(xiàn)有最佳的物理設(shè)計(jì)資訊，晶片結(jié)構(gòu)設(shè)計(jì)工程師可以建立更可靠的“what-if”流程圖。在此，設(shè)計(jì)規(guī)劃綜合方法還能揭示各種製程技術(shù)、拓?fù)浣Y(jié)構(gòu)、金屬層使用情況和模組規(guī)劃等高級(jí)設(shè)計(jì)決策對(duì)晶片性能的影響，所以，設(shè)計(jì)工程師在整個(gè)設(shè)計(jì)過(guò)程初期就能更準(zhǔn)確地識(shí)別最佳的設(shè)計(jì)方案，從而在利用各種設(shè)計(jì)資源之前就可避免採(cǎi)用根本行不通的設(shè)計(jì)思路，這些設(shè)計(jì)方案也可用來(lái)評(píng)估時(shí)序。 毫無(wú)疑問(wèn)，此時(shí)基於設(shè)計(jì)規(guī)劃的各種參數(shù)評(píng)估只能是粗略的，但是，這樣的評(píng)估卻比純粹的統(tǒng)計(jì)評(píng)估更容易獲得較好的設(shè)計(jì)方案。在獲得每個(gè)模組的結(jié)構(gòu)和物理資訊之後，就可以不斷地逐漸更新設(shè)計(jì)數(shù)據(jù)，從而獲得更精確的時(shí)序、晶片大小和功耗的估值以便評(píng)估方案的優(yōu)化程度。 這種設(shè)計(jì)探索和規(guī)劃方法使結(jié)構(gòu)工程師可以獲得所需要的改進(jìn)數(shù)據(jù)，進(jìn)而促成對(duì)製程選擇、各層用途的分配、介面/焊盤(pán)的佈局等關(guān)鍵晶片實(shí)現(xiàn)方案的決策。另外，結(jié)構(gòu)工程師可對(duì)晶片級(jí)時(shí)序、大小、功耗進(jìn)行初步評(píng)估，同時(shí)也可根據(jù)模組層來(lái)微調(diào)約束條件的波動(dòng)範(fàn)圍。結(jié)果為單個(gè)模組的設(shè)計(jì)實(shí)現(xiàn)提供了極佳的設(shè)計(jì)起點(diǎn)，這是現(xiàn)行的手工或半自動(dòng)方法所無(wú)法企及的。 模組的實(shí)現(xiàn) 藉由循序漸進(jìn)地定義每個(gè)模組，所有的模組最後都將“固定”下來(lái)(完成佈局和特徵參數(shù)提取)。例如，模組在設(shè)計(jì)開(kāi)始時(shí)是一個(gè)只具有介面的“未確定”模組，從某一時(shí)刻開(kāi)始，該模組得到設(shè)計(jì)工程師的定義，隨著模組定義的不斷細(xì)化，這個(gè)“未確定”模組最終就可能變成“固定”模組。再如，假如某一模組包含子模組，那麼要對(duì)這些子模組進(jìn)行佈局、壓縮然後佈線(xiàn)，假如這個(gè)模組要用標(biāo)準(zhǔn)單元實(shí)現(xiàn)，那麼就需要進(jìn)行綜合和佈線(xiàn)處理，然後在某一時(shí)刻，該模組的物理定義完備並達(dá)到“固定”模組狀態(tài)。 該方法及使其簡(jiǎn)便易用的新工具可彌補(bǔ)傳統(tǒng)的RTL和門(mén)級(jí)模組構(gòu)建工具的不足。由於單個(gè)模組受到傳統(tǒng)建模工具的很大限制，因而設(shè)計(jì)工程師除了必須具備RTL和門(mén)級(jí)設(shè)計(jì)經(jīng)驗(yàn)之外，還要掌握頂級(jí)建模工具。從模組設(shè)計(jì)開(kāi)始，設(shè)計(jì)工程師就要利用從設(shè)計(jì)規(guī)劃階段獲得的特定約束條件，以便驅(qū)動(dòng)模組開(kāi)發(fā)工具的工作。對(duì)項(xiàng)目管理人員來(lái)說(shuō)，這種方法極大地改進(jìn)了晶片時(shí)序、大小和功耗特性的管理。 事實(shí)上，在這個(gè)過(guò)程中的任一時(shí)候，設(shè)計(jì)工程師都可以對(duì)時(shí)序、大小和功耗進(jìn)行評(píng)估和分析。分析進(jìn)行得越晚，所得的結(jié)論就越精確。採(cǎi)用這種循序漸進(jìn)的設(shè)計(jì)方法，設(shè)計(jì)工程師就具備了一定的預(yù)見(jiàn)能力，而依靠傳統(tǒng)的基於邏輯的綜合以及門(mén)級(jí)佈局和佈線(xiàn)方法就不具備設(shè)計(jì)的預(yù)見(jiàn)性。然後，設(shè)計(jì)工程師就可以確定達(dá)到所有設(shè)計(jì)要求的可行性以及實(shí)現(xiàn)這些設(shè)計(jì)要求所需要的時(shí)間。 設(shè)計(jì)規(guī)劃綜合方法可逐漸地更新模組設(shè)計(jì)的物理和電氣性能指標(biāo)，並對(duì)其進(jìn)行自動(dòng)調(diào)整以適應(yīng)模組設(shè)計(jì)的要求，從而使協(xié)同設(shè)計(jì)工程更為順利。例如，一個(gè)新的設(shè)計(jì)規(guī)劃通常要評(píng)估模組的物理和時(shí)序特性，這些評(píng)估資訊然後可能要送到一個(gè)獨(dú)立的設(shè)計(jì)組，該設(shè)計(jì)組的任務(wù)就是在嚴(yán)格的約束條件下完成實(shí)現(xiàn)模組的設(shè)計(jì)。不同的模組可能分配到不同的設(shè)計(jì)組，藉由設(shè)計(jì)規(guī)劃綜合之後，可以獲得每個(gè)模組的更精確資訊，因而其他設(shè)計(jì)組就有機(jī)會(huì)採(cǎi)用這些資訊。同時(shí)，即使模組仍然處?kù)堕_(kāi)發(fā)之中，晶片設(shè)計(jì)工程師也能不間斷地調(diào)整晶片總體設(shè)計(jì)。 在模組設(shè)計(jì)的最後階段，版圖設(shè)計(jì)工程師將設(shè)計(jì)完成的模組整合起來(lái)，並進(jìn)行最後的全局節(jié)點(diǎn)佈線(xiàn)和模組互連。與早期的設(shè)計(jì)方法不同，在這個(gè)關(guān)鍵設(shè)計(jì)階段，設(shè)計(jì)規(guī)劃綜合方法可以保証不出現(xiàn)諸如不可佈線(xiàn)的節(jié)點(diǎn)或不能佈局的模組。模組規(guī)劃綜合方法的基礎(chǔ)是持續(xù)不斷地優(yōu)化設(shè)計(jì)數(shù)據(jù)來(lái)向設(shè)計(jì)團(tuán)隊(duì)提示各種實(shí)現(xiàn)方案對(duì)晶片性能的影響。只有這樣，一個(gè)複雜的集體電路設(shè)計(jì)才能達(dá)