MOSFET版圖設(shè)計(1)

1、IC工藝和版圖設(shè)計,第四章 MOSFET版圖設(shè)計,主講：黃煒煒,Email：,參考文獻(xiàn),1 . Alan Hastings著 . 張為 譯 . 模擬電路版圖的藝術(shù).第二版 . 電子工業(yè)出版社 . CH11-12,本章主要內(nèi)容,MOSFET版圖基礎(chǔ),MOSFET版圖樣式,MOSFET的匹配,CH4,MOSFET版圖基礎(chǔ),NMOS版圖,MOSFET版圖基礎(chǔ),NMOS版圖,有源區(qū)掩膜,光刻膠2,氮化硅,二氧化硅,襯底,MOSFET版圖基礎(chǔ),NMOS版圖,有源區(qū)掩膜,氮化硅,二氧化硅,襯底,場氧,MOSFET版圖基礎(chǔ),NMOS版圖,有源區(qū)掩膜,襯底,場氧,MOSFET版圖基礎(chǔ),NMOS版圖,有源區(qū)掩膜

2、,薄氧,襯底,場氧,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,薄氧,Poly,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,薄氧,Poly,Poly掩膜,光刻膠,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,薄氧,Poly,Poly掩膜,光刻膠,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,薄氧,Poly,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,薄氧,Poly,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,薄氧,Poly,P+注入掩膜,MOSFET版圖基礎(chǔ),NMOS版圖,Pol

3、y,襯底,場氧,場氧,薄氧,Poly,P+注入掩膜,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,薄氧,Poly,P+注入掩膜,P+,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,薄氧,Poly,P+,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,薄氧,Poly,P+,N+注入掩膜,背柵,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,Poly,P+,N+注入掩膜,N+,N+,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,Poly,P+,N+,N+,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,

4、場氧,Poly,P+,N+,N+,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,Poly,P+,N+,N+,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,Poly,P+,N+,N+,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,Poly,P+,N+,N+,MOSFET版圖基礎(chǔ),NMOS版圖,Poly,襯底,場氧,場氧,Poly,P+,N+,N+,N+,N+,MOSFET版圖基礎(chǔ),NMOS版圖,有源區(qū),Poly1,P+,N+,CON,M1,MOSFET版圖基礎(chǔ),PMOS版圖,有源區(qū),Poly1,P+,N+,CON,M1,N阱,MOSFET版圖

5、基礎(chǔ),PMOS版圖,SiO2,場氧,場氧,poly,metal,metal,P+,P+,N+,Nwell,Psub,MOSFET版圖基礎(chǔ),MOS管的長和寬,實際晶體管中的長度等于源漏擴散區(qū)之間的距離，自對準(zhǔn)晶體管版圖繪制的長度L等于版圖數(shù)據(jù)中跨過多晶硅柵從源區(qū)到漏區(qū)的距離。,實際自對準(zhǔn)工藝中晶體管的寬度是由有源區(qū)而不是多晶硅柵掩膜決定的。,MOSFET版圖基礎(chǔ),N阱 P阱,NMOS制作于P型外延層，通過P+實現(xiàn)背柵接觸。 PMOS制作于N阱中，通過N+實現(xiàn)背柵接觸。,NMOS制作于P阱中，通過P+實現(xiàn)背柵接觸。 PMOS制作于N型外延層，通過N+實現(xiàn)背柵接觸。,NMOS制作于P阱中，通過P+實

6、現(xiàn)背柵接觸 PMOS制作于N阱中，通過N+實現(xiàn)背柵接觸,MOSFET版圖基礎(chǔ),溝道終止注入,多晶和P+ 或N+圖形相交的地方就可能形成自對準(zhǔn)的多晶硅柵晶體管，在某些情況下，厚氧化層也可以形成MOSFET。在生長場氧之前，向場區(qū)注入合適的雜質(zhì)可以提高晶體管的閾值電壓，現(xiàn)代工藝中將能夠提供場區(qū)摻雜的方法叫溝道終止注入。 目前大部分CMOS工藝中使用兩個互補的溝道終止注入來同時抑制NMOS和PMOS的寄生溝道。對所有的P場區(qū)進(jìn)行P溝道終止注入來增大NMOS厚氧閾值電壓；對N型場區(qū)進(jìn)行N型溝道終止注入來增大NMOS厚場閾值電壓。,MOSFET版圖基礎(chǔ),溝道終止注入,MOSFET版圖基礎(chǔ),溝道終止注入,

7、MOSFET版圖基礎(chǔ),溝道終止注入,采用P和磷實現(xiàn)溝道終止注入后生長厚氧,MOSFET版圖基礎(chǔ),閾值電壓調(diào)整,理想情況下，增強型MOSFET的閾值電壓在0.60.8V左右。不經(jīng)過閾值電壓調(diào)整的MOSFET，NMOS閾值電壓低于0.6V，PMOS閾值電壓高于0.8V。標(biāo)準(zhǔn)CMOS工藝中需要在生產(chǎn)厚氧后對閾值電壓進(jìn)行調(diào)整。 對溝道區(qū)的注入可以改變MOSFET的閾值電壓，P注入使閾值電壓正向移動，N注入使閾值電壓負(fù)向移動。標(biāo)準(zhǔn)CMOS工藝可以單獨使用硼注入來調(diào)節(jié)兩種MOSFET的閾值電壓，且不需要額外的掩膜。,MOSFET版圖基礎(chǔ),按比例縮小晶體管,本章主要內(nèi)容,MOSFET版圖基礎(chǔ),MOSFET版

8、圖樣式,MOSFET的匹配,CH4,MOSFET版圖樣式,接觸孔等效電阻,MOSFET版圖樣式,擴散區(qū)等效電阻,MOSFET版圖樣式,折角MOSFET結(jié)構(gòu),MOSFET版圖樣式,考慮到有源區(qū)間距需注意工藝線提供的最小溝道寬度晶體管的面積不是最小的。 例如：TSMC 0.25um的工藝最小溝道長度是0.3um，但是該器件占的面積顯然要比最小面積晶體管大。,最小尺寸 VS 最小面積,MOSFET版圖樣式,長溝道MOSFET,MOSFET版圖樣式,寬溝道MOSFET,MOSFET版圖樣式,MOSFET版圖樣式,源/漏公共合并,MOSFET版圖樣式,源/漏公共合并,MOSFET版圖樣式,合并源/漏,背

9、柵接觸,去除不必要接觸孔,源/漏公共合并,MOSFET版圖樣式,與非門及其版圖,MOSFET版圖樣式,寬溝道器件版圖,MOSFET版圖樣式,寬溝道器件版圖,MOSFET版圖樣式,寬溝道器件版圖,MOSFET版圖樣式,有效節(jié)省硅面積 有效減小漏結(jié)電容 刻蝕的不匹配造成溝道長度稍微不一致 內(nèi)部柵的邊界條件近似相同 對傾角注入不敏感,MOSFET版圖樣式,使用叉指結(jié)構(gòu)使源/漏的接觸孔面積達(dá)到最小 通過將版圖的對稱性最小化電路失配 使用低阻通路避免大電流流過該器件時造成較大壓降 保護(hù)關(guān)鍵節(jié)點，避免非正常節(jié)點注入 有利于減小寄生現(xiàn)象 容易實現(xiàn)匹配使電路更加對稱,MOSFET版圖樣式,MOSFET版圖樣式

10、,以增大源區(qū)電容為代價減小漏區(qū)電容,以增加開關(guān)速度和頻率響應(yīng)。,環(huán)形器件版圖,MOSFET版圖樣式,所有的晶體管都需要對背柵進(jìn)行電氣連接，沒有背柵接觸孔或背柵電阻過大的晶體管很容易發(fā)生閂鎖效應(yīng)。每個NMOS包含一只寄生橫向NPN，PMOS包含一只寄生橫向PNP。背柵接觸孔將相應(yīng)的背柵電阻變成基極關(guān)斷電阻，只要施加在這些電阻上的電壓小于發(fā)射結(jié)導(dǎo)通電壓，SCR將保持關(guān)斷狀態(tài)。,背柵接觸,MOSFET版圖樣式,背柵接觸,MOSFET版圖樣式,背柵接觸,MOSFET版圖樣式,背柵接觸,MOSFET版圖樣式,叉指狀背柵接觸孔,背柵接觸,MOSFET版圖樣式,背柵接觸,MOSFET版圖樣式,背柵接觸,MO

11、SFET版圖樣式,Power MOS,叉指結(jié)構(gòu),MOSFET版圖樣式,Power MOS,曲柵式Power MOS,MOSFET版圖樣式,Power MOS,Waffle式Power MOS,本章主要內(nèi)容,MOSFET版圖基礎(chǔ),MOSFET版圖樣式,MOSFET的匹配,CH4,MOSFET匹配,各種模擬電路都會用到匹配MOS管，有些電路主要利用柵源電壓的匹配，而有些電路需要用到漏極電流的匹配。,MOSFET匹配,在電路設(shè)計中優(yōu)化電壓匹配所需的偏置條件與優(yōu)化電流匹配所需的偏置條件不同，可以優(yōu)化MOSFET的電壓匹配或電流匹配，但不能同時優(yōu)化兩者。,（推導(dǎo)可詳見P538）,MOSFET匹配,減小失

12、調(diào)電壓的方法： 增大晶體管的尺寸（增大工藝跨導(dǎo)）有利于減小電壓失配。 減小過驅(qū)動電壓有利于減小電壓失配。但是注意過驅(qū)動電壓小于一定值（如0.1V）對改善電壓匹配無關(guān)。 設(shè)計合理匹配的MOS版圖，減小閾值失配和MOSFET尺寸失配。,MOSFET匹配,依靠電流匹配工作的MOSFET,減小電流失調(diào)的方法 增大過驅(qū)動電壓，減小閾值失配帶來的影響 合理設(shè)計版圖減小MOSFET的尺寸失配和閾值失配,MOSFET匹配,幾何效應(yīng),MOS晶體管的尺寸、形狀和方向會影響它們之間的互相匹配。 1.閾值電壓失配大小與有源區(qū)柵面積的平方根成反比，柵面積的增大有助于減小局部不規(guī)則影響，因而大尺寸晶體管比小尺寸晶體管能夠

13、更加精確匹配。 2.工藝尺寸的縮小改善了閾值電壓的失配，氧化層越薄，工藝跨導(dǎo)越大，使得閾值電壓失配越小，如此間接改善了MOSFET的電壓匹配。所以薄柵氧的晶體管的匹配程度優(yōu)于厚柵氧的晶體管。但是在電壓工作范圍較大的情況下，注意薄氧化層晶體管容易受溝道長度調(diào)制效應(yīng)的影響。,MOSFET匹配,幾何效應(yīng),3.工作在不同柵源電壓下的短溝道晶體管，溝道長度調(diào)制效應(yīng)會引起嚴(yán)重的失配。晶體管的習(xí)題失配與其源漏電壓差成正比，與溝道長度成反比。在匹配精度要求不是很高的電流分配網(wǎng)絡(luò)，可以使用長溝道器件來減小溝道長度調(diào)制效應(yīng)。在高精度情況下，可以讓匹配晶體管工作在相同源漏電壓下，加入級聯(lián)減小溝道長度調(diào)制效應(yīng)影響。

14、4.方向一致性 MOSFET的工藝跨導(dǎo)取決于載流子的遷移率，所以沿著不同晶軸的MOS在應(yīng)力下表現(xiàn)不同的跨導(dǎo)，為了避免由應(yīng)力產(chǎn)生的失配，晶體管的取向應(yīng)該一致,MOSFET匹配,幾何效應(yīng),MOSFET匹配,擴散和刻蝕效應(yīng),MOSFET匹配,擴散和刻蝕效應(yīng),橫向擴散,MOSFET匹配,擴散和刻蝕效應(yīng),在工藝中刻蝕速率并不是總是一致的，當(dāng)開孔越大時，刻蝕速率越快，該效應(yīng)可能造成刻蝕過度。如圖所示的M1M2M3管因為外邊緣刻蝕的緣故，M1和M3的外邊緣刻蝕比M2對應(yīng)的邊緣刻蝕更為嚴(yán)重，所以M1和M3的柵長比M2的稍微短一點。,MOSFET匹配,擴散和刻蝕效應(yīng),Dummy,Dummy,使用虛擬器件（Dum

15、my）防止多晶硅柵過度刻蝕,MOSFET匹配,擴散和刻蝕效應(yīng),Dummy管柵電極與鄰近的柵電極相連，但是這樣會使端電容和漏電流增大。,MOSFET匹配,擴散和刻蝕效應(yīng),Dummy管柵極與晶體管源極（背柵電位）相連，有助于保證晶體管的電學(xué)特性不受Dummy管下邊偽溝道的影響。,MOSFET匹配,擴散和刻蝕效應(yīng),將多晶硅柵連接起來，形成梳狀結(jié)構(gòu)，便于布圖，但是由于臨近區(qū)域存在多晶圖形，容易影響刻蝕速率，為了達(dá)到最佳的匹配效果，應(yīng)該使用金屬連線連接簡單的矩形多晶硅條。 如果匹配柵極必須用多晶硅連接，那么連接多晶硅與有源區(qū)的距離在設(shè)計規(guī)則所允許的最小值在增加12um。,MOSFET匹配,有源柵極上的接

16、觸孔,MOS管的有源柵極上的接觸孔位置有時會引起顯著的閾值電壓失配，所以多晶硅柵的接觸孔不能放在薄氧的上方，必須放置于厚氧的上。,MOSFET匹配,溝道附近的擴散區(qū),一般N阱不應(yīng)該靠近匹配NMOS，防止N阱雜質(zhì)分布的尾部與匹配晶體管溝道相交。 PMOS晶體管應(yīng)位于N阱區(qū)域的內(nèi)部，防止橫向擴散引發(fā)背柵摻雜發(fā)生變化。,深擴散區(qū)會影響附近MOSFET的匹配，這些擴散區(qū)的尾部會延伸相當(dāng)長的距離超出它們的結(jié)，由此引入的過量雜質(zhì)會使附近的晶體管的閾值電壓和跨導(dǎo)發(fā)生改變。所以側(cè)阱等深擴散區(qū)應(yīng)遠(yuǎn)離匹配的溝道。,MOSFET匹配,溝道附近的擴散區(qū),MOSFET匹配,氫化作用,匹配MOSFET金屬連線版圖的不同會

17、在原本相同的器件中引入大的失配。這種失配的原因在于結(jié)構(gòu)上方存在（或缺少金屬），導(dǎo)致了不完全話的氫化誘發(fā)了失配。 覆蓋金屬MOSFET和沒有覆蓋金屬的MOSFET之間可能出現(xiàn)高達(dá)20%的系統(tǒng)漏電流失配。金屬邊緣的下方的氫擴散產(chǎn)生閾值電壓梯度，從而造成被覆蓋器件之間明顯的失配，所以在關(guān)鍵的匹配晶體管的有源柵區(qū)上方不應(yīng)該進(jìn)行金屬化。在任何情況下，兩只匹配晶體管上方的金屬化版圖必須相同。 當(dāng)然在次要器件可以完全在金屬下方或者可以有金屬穿過。,MOSFET匹配,填充金屬和MOSFET匹配,現(xiàn)代工藝中經(jīng)常使用CMP的方法得到細(xì)線光刻所需的高平整度平面。通常需要額外添加金屬來滿足一定的金屬覆蓋率。 版圖工具

18、可以自動生成Dummy金屬，但是這種方法可能導(dǎo)致在匹配的MOSFET上方放置金屬圖形。所以版圖設(shè)計者必須去除掉軟件在匹配金屬上方的Dummy金屬。 在版圖設(shè)計中設(shè)計者必須留心規(guī)則中有關(guān)填充金屬區(qū)域之間的距離限制來保證一定的平整度。,MOSFET匹配,熱效應(yīng)和應(yīng)力效應(yīng),另一種重要的失配；類型是由大范圍的變化引起的。 1.氧化層厚度梯度： 相距較近的器件具有非常相近的氧化層厚度，但是相距較遠(yuǎn)的器件氧化層厚度有很大的區(qū)別，這些差別直接影響了閾值電壓的失配。 2.應(yīng)力梯度： mos晶體管的閾值電壓與應(yīng)力無關(guān)，所以應(yīng)力對電壓的匹配幾乎沒有影響。存在的很小的影響可能是因為應(yīng)力使硅的帶隙電壓發(fā)生了變化，其引起的閾值電壓的變化一般不超過幾毫伏，通過共質(zhì)心版圖可以進(jìn)一步減小。 3.熱梯度： 閾值電壓隨溫度升高而降低，速率大約-2mV/。一般通過共質(zhì)心版圖來改善匹配狀況。,MOSFET匹配,熱效應(yīng)和應(yīng)力效應(yīng),MOSFET匹配,共質(zhì)心版圖,氧化層厚度梯度,MOSFET匹配,共質(zhì)心版圖,MOSFET匹配,共質(zhì)心版圖,MOSFET陣列叉指結(jié)構(gòu)實例,MOSFET匹配,共質(zhì)心版圖,ABBAAB,MOSFE