第5講 HOST總線和PCI總線

1、HOST總線和PCI總線,2,6.5 HOST總線和PCI總線,一、多總線結構 如圖，典型的多總線結構框圖。實際上，這也是高檔PC機和服務器的主板總線框圖。,3,6.5 HOST總線和PCI總線,HOST總線：該總線有CPU總線、系統總線、主存總線、前端總線等多種名稱，各自反映了總線功能的一個方面。這里稱“宿主”總線，也許更全面，因為HOST總線不僅連接主存，還可以連接多個CPU。 HOST總線：連接“北橋”芯片與CPU之間的信息通路，它是一個64位數據線和32位地址線的同步總線。32位的地址線可支持處理器4GB的存儲尋址空間?？偩€上還接有L2級cache，主存與cache控制器芯片。后者用來

2、管理CPU對主存和cache的存取操作。CPU擁有HOST總線的控制權，但在必要情況下可放棄總線控制權。,4,6.5 HOST總線和PCI總線,PCI總線：連接各種高速的PCI設備。PCI是一個與處理器無關的高速外圍總線，又是至關重要的層間總線。它采用同步時序協議和集中式仲裁策略，并具有自動配置能力。PCI設備可以是主設備，也可以是從設備，或兼而有之。在PCI設備中不存在DMA（直接存儲器傳送）的概念，這是因為PCI總線支持無限的猝發(fā)式傳送。這樣，傳統總線上用DMA方式工作的設備移植到PCI總線上時，采用主設備工作方式即可。系統中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，

3、也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連，從而得以擴充PCI總線負載能力。 LAGACY總線：可以是ISA，EISA，MCA等這類性能較低的傳統總線，以便充分利用市場上豐富的適配器卡，支持中、低速I/O設備。,5,6.5 HOST總線和PCI總線,在PCI總線體系結構中有三種橋。其中HOST橋又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個總線轉換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統中任意一個總線主設備都能看到同樣的一份地址表。 橋本身的結構可以十分簡單，如只有信號緩沖能力和信號電平轉換

4、邏輯，也可以相當復雜，如有規(guī)程轉換、數據快存、裝拆數據等。,6,6.5 HOST總線和PCI總線,二、 PCI總線信號線 PCI總線的基本傳輸機制是猝發(fā)式傳送，利用橋可以實現總線間的猝發(fā)式傳送。寫操作時，橋把上層總線的寫周期先緩存起來，以后的時間再在下層總線上生成寫周期，即延遲寫。讀操作時，橋可早于上層總線，直接在下層總線上進行預讀。無論延遲寫和預讀，橋的作用可使所有的存取都按CPU的需要出現在總線上。,7,6.5 HOST總線和PCI總線,PCI總線信號線 必要引腳控設備49條 目標設備47條 可選引腳51條（主要用于64位擴展、中 斷請求、高速緩存支持等） 總引腳數120條（包含電源、地、

5、保留 引腳等）,8,6.5 HOST總線和PCI總線,三、總線周期類型 PCI總線周期由當前被授權的主設備發(fā)起。PCI支持任何主設備和從設備之間點到點的對等訪問，也支持某些主設備的廣播讀寫。 存儲器讀/寫總線周期 存儲器寫和使無效周期 特殊周期 配置讀/寫周期,9,6.5 HOST總線和PCI總線,四、總線周期操作,10,6.5 HOST總線和PCI總線,PCI總線周期的操作過程有如下特點： （1）采用同步時序協議?？偩€時鐘周期以上跳沿開始，半個周期高電平，半個周期低電平。總線上所有事件，即信號電平轉換出現在時鐘信號的下跳沿時刻，而對信號的采樣出現在時鐘信號的上跳沿時刻。 （2）總線周期由被授

6、權的主方啟動，以幀FRAME#信號變?yōu)橛行碇甘疽粋€總線周期的開始。 （3）一個總線周期由一個地址期和一個或多個數據期組成。在地址期內除給出目標地址外，還在C/BE#線上給出總線命令以指明總線周期類型。 （4）地址期為一個總線時鐘周期，一個數據期在沒有等待狀態(tài)下也是一個時鐘周期。一次數據傳送是在掛鉤信號IRDY#和TRDY#都有效情況下完成，任一信號無效（在時鐘上跳沿被對方采樣到），都將加入等待狀態(tài)。 （5）總線周期長度由主方確定。在總線周期期間FRAME#持續(xù)有效，但在最后一個數據期開始前撤除。即以FRAME#無效后，IRDY#也變?yōu)闊o效的時刻表明一個總線周期結束。由此可見，PCI的數據傳送

7、以猝發(fā)式傳送為基本機制，單一數據傳送反而成為猝發(fā)式傳送的一個特例。并且PCI具有無限制的猝發(fā)能力，猝發(fā)長度由主方確定，沒有對猝發(fā)長度加以固定限制。 （6）主方啟動一個總線周期時要求目標方確認。即在FRAME#變?yōu)橛行Ш湍繕说刂匪蜕螦D線后，目標方在延遲一個時鐘周期后必須以DEVSEL#信號有效予以響應。否則，主設備中止總線周期。 （7）主方結束一個總線周期時不要求目標方確認。目標方采樣到FRAME#信號已變?yōu)闊o效時，即知道下一數據傳送是最后一個數據期。目標方傳輸速度跟不上主方速度，可用TRDY#無效通知主方加入等待狀態(tài)時鐘周期。當目標方出現故障不能進行傳輸時，以STOP#信號有效通知主方中止總

8、線周期。,11,6.5 HOST總線和PCI總線,五、總線仲裁 PCI總線采用集中式仲裁方式，每個PCI主設備都有獨立的REQ#（總線請求）和GNT#（總線授權）兩條信號線與中央仲裁器相連。由中央仲裁器根據一定的算法對各主設備的申請進行仲裁，決定把總線使用權授予誰。但PCI標準并沒有規(guī)定仲裁算法。,12,6.6 InfiniBand標準,13,6.6 InfiniBand標準,返回,14,本 章 小 結,總線是構成計算機系統的互聯機構，是多個系統功能部件之間進行數據傳送的公共通道，并在爭用資源的基礎上進行工作。 總線有物理特性、功能特性、電氣特性、機械特性，因此必須標準化。 微型計算機系統的標

9、準總線從ISA總線（16位，帶寬8MB/s）發(fā)展到EISA總線（32位，帶寬33.3MB/s）和VESA總線（32位，帶寬132MB/s），又進一步發(fā)展到PCI總線（64位，帶寬264MB/s）。 衡量總線性能的重要指標是總線帶寬，它定義為總線本身所能達到的最高傳輸速率。,返回,15,本 章 小 結,當代流行的標準總線追求與結構、CPU、技術無關的開發(fā)標準。其總線內部結構包含： 數據傳送總線（由地址線、數據線、控制線組成）； 仲裁總線； 中斷和同步總線； 公用線（電源、地線、時鐘、復位等信號線）。 計算機系統中，根據應用條件和硬件資源不同，信息的傳輸方式可采用： 并行傳送； 串行傳送； 復用傳

10、送。,返回,16,本 章 小 結,各種外圍設備必須通過I/O接口與總線相連。I/O接口是指CPU、主存、外圍設備之間通過總線進行連接的邏輯部件。接口部件在它動態(tài)聯結的兩個功能部件間起著緩沖器和轉換器的作用，以便實現彼此之間的信息傳送。 總線仲裁是總線系統的核心問題之一。為了解決多個主設備同時競爭總線控制權的問題，必須具有總線仲裁部件。它通過采用優(yōu)先級策略或公平策略，選擇其中一個主設備作為總線的下一次主方，接管總線控制權。按照總線仲裁電路的位置不同: 集中式仲裁:仲裁方式必有一個中央仲裁器，它受理所有功能模塊的總線請求，按優(yōu)先原則或公平原則。 分布式仲裁。分布式仲裁不需要中央仲裁器，每個功能模塊

11、都有自己的仲裁號和仲裁器。,返回,17,本 章 小 結,總線定時是總線系統的又一核心問題之一。為了同步主方、從方的操作，必須制訂定時協議，通常采用同步定時與異步定時兩種方式 在同步定時協議中，事件出現在總線上的時刻由總線時鐘信號來確定，總線周期的長度是固定的。 在異步定時協議中，后一事件出現在總線上的時刻取決于前一事件的出現，即建立在應答式或互鎖機制基礎上，不需要統一的公共時鐘信號。 在異步定時中，總線周期的長度是可變的。當代的總線標準大都能支持以下數據傳送模式：讀/寫操作；塊傳送操作；寫后讀、讀修改寫操作；廣播、廣集操作。,返回,18,本 章 小 結,PCI總線是當前實用的總線，是一個高帶寬且與處理器無關的標準總線，又是重要的層次總線。它采用同步定時協議和集中式仲裁策略，并具有自動配置能力。PCI適合