《基本組成電路》PPT課件.ppt

1、微型計算機原理及應(yīng)用,2,存儲器,觸發(fā)器,微型計算機的基本組成電路,寄存器,算術(shù)邏輯單元,1,4,7,3,三態(tài)輸出電路,5,6,譯碼器,存儲器,總線結(jié)構(gòu),1 算術(shù)邏輯單元,算術(shù)邏輯單元ALU既能進行二進制數(shù)的四則運算，也能進行布爾代數(shù)的邏輯運算。 ALU的符號如下圖所示。,A和B為兩個二進制數(shù)，S為其運算結(jié)果，control為控制信號。為了不使初學(xué)者陷入復(fù)雜的電路分析之中，我們不打算在邏輯運算問題上開展討論。僅討論一下加減算術(shù)運算。,1 算術(shù)邏輯單元,(1)二進制數(shù)的相加 例1 兩個二進制數(shù)相加的幾個算式：,1 算術(shù)邏輯單元,左上式中，加數(shù)A和被加數(shù)B都是1位數(shù)，其和S變成2位數(shù)，這是因為相加

2、結(jié)果產(chǎn)生進位之故。 右上式中，A和B都是2位數(shù)，相加結(jié)果S也是2位數(shù)，因為相加結(jié)果不產(chǎn)生進位。 左下式中，A和B都是2位數(shù)，相加結(jié)果S是3位數(shù)，這也是產(chǎn)生了進位之故。 右下式中，是左下式的另一種寫法，以便看出“進位”究竟是什么意義。第1位(或稱0權(quán)位)是不可能有進位的，要求參與運算的就只有兩個數(shù)A0和B0，其結(jié)果為S0。第2位(或稱1權(quán)位)就是3個數(shù)A1，B1及C1參與運算了。其中C1是由于第1位相加的結(jié)果產(chǎn)生的進位。此3個數(shù)相加的結(jié)果其總和為S1=1，同時又產(chǎn)生進位C2，送入下一位(第3位)。第3位(或稱2權(quán)位)也是3個數(shù)A2，B2及C2參加運算。由于A2及B2都是0，所以C2即等于第3位的

3、相加結(jié)果S2。,1 算術(shù)邏輯單元,從以上幾算式的分析可得出下列結(jié)論： 兩個二進制數(shù)A=A3A2A1A0，B=B3B2B1B0相加時，可以逐位相加。則從最右邊第1位(即0權(quán)位)開始，逐位相加，其結(jié)果可以寫成：S=S3S2S1S0 其中各位是分別求出的： A0+B0C1S0,A1+B1+C1C2S1,A2+B2+C2C3S2,A3+B3+C3C4S3 最后所得的和是：C4S3S2S1S0 右邊第1位相加的電路要求： 輸入量為兩個，即A0及B0；輸出量為兩個，即S0及C1。 這樣的一個二進制位相加的電路稱為半加器(half adder)。 從右邊第2位開始，各位可以對應(yīng)相加。各位對應(yīng)相加時的電路要求

4、：輸入量為3個，即Ai,Bi,Ci；輸出量為兩個，即Si,Ci+1。 這樣的一個二進制位相加的電路稱為全加器(full adder)。,1 算術(shù)邏輯單元,（2）半加器 僅考慮加數(shù)和被加數(shù)而不考慮低位進位的加法運算即為半加。能實現(xiàn)半加邏輯功能的電路即為半加器。 如果Ai、Bi是兩個相加的1位二進制數(shù)，Si是半加和，Ci是半加進位，那么根據(jù)半加器的功能可列出如下表所示的真值表。 由真值表可直接寫出邏輯表達式為 由此畫出半加器的電路如右圖所示。,1 算術(shù)邏輯單元,（3）全加器 不僅考慮加數(shù)和被加數(shù)，而且考慮低位進位的加法運算即為全加。能實現(xiàn)全加邏輯功能的電路即為全加器。加數(shù)、被加數(shù)和來自低位的進位三

5、者中，如果1的個數(shù)為奇數(shù)則其和為1；如果1的個數(shù)多于1個，則要向其高位的進位為1。所以可以直接寫出邏輯表達式。 如果用Ai、Bi表示A、B兩個數(shù)中的第i位，用Ci表示來自低位（第i-1位）的進位，用Si表示全加和，用Ci+1表示送給高位（第i+1位）的進位，那么全加器的邏輯表達式為 由此畫出全加器的電路如右圖所示。,1 算術(shù)邏輯單元,（4）半加器及全加器的邏輯符號 半加器及全加器的邏輯符號如下圖所示。,1 算術(shù)邏輯單元,（5）二進制數(shù)的加法電路 設(shè)A=1010B=10,B=1011B=11 則可安排如下圖所示的加法電路。 A與B相加，寫成豎式算法如右下： 即其相加結(jié)果為S=10101。 從加法

6、電路，可看到同樣的結(jié)果： S=C4S3S2S1S0=10101B,1 算術(shù)邏輯單元,(6)二進制數(shù)的減法運算 在微型計算機中，沒有專用的減法器，而是將減法運算改變?yōu)榧臃ㄟ\算。其原理是：將減號及減數(shù)B視為負數(shù)，再與被減數(shù)A相加，即A-B=A+(-B)，其和(如有進位的話，則舍去進位)就是兩數(shù)之差。當(dāng)符號數(shù)采用補碼表示時，就可以將減法運算轉(zhuǎn)換為加法運算。,1 算術(shù)邏輯單元,例2 求8-4 解：因為 8=1000B 4=0100B -4=1100B 于是 8-4 =1000B+1100B =1 0100 =0100B =4,1 算術(shù)邏輯單元,例3 求0FH-0AH （即求15減10之差） 解：因為

7、0FH=0000 1111B 0AH=0000 1010B -0AH=1111 0110B 所以 0FH-0AH =00001111B+11110110B =1 0000 0101B =0000 0101B =5,1 算術(shù)邏輯單元,例4 求64-10 解：因為 64-10=64+(-10) 64=40H=0100 0000B 10=0AH=0000 1010B -10=1111 0110B 做減法運算過程如下： 做加法運算過程如下： 結(jié)果相同，其真值為：54（36H=30H+6=48+6）。,1 算術(shù)邏輯單元,(7)可控反相器及加法減法電路 利用補碼可將減法變?yōu)榧臃▉磉\算，因此需要有這么一個電

8、路，它能將能執(zhí)行求反操作并使其最低位加1。 下圖所示的可控反相器就是為了對一個二進制數(shù)執(zhí)行求反操作而設(shè)計的。這實際上是一個異或門，兩輸入端的異或門的特點是：兩者相同則輸出為0，兩者不同則輸出為1。如將SUB端看作控制端，則當(dāng)在SUB端加上低電位時，Y端的電平就和B0端的電平相同。在SUB端加上高電平，則Y端的電平和B0端的電平相反。,1 算術(shù)邏輯單元,利用這個特點，在4位二進制數(shù)加法電路上增加4個可控反相器并將最低位的半加器也改用全加器，就可以得到如下圖所示的4位二進制數(shù)加法器減法器電路了，因為這個電路既可以作為加法器電路(當(dāng)SUB=0)，又可以作為減法器電路(當(dāng)SUB=1)。,1 算術(shù)邏輯單

9、元,如果有下面兩個二進制數(shù)： A=A3A2A1A0 B=B3B2B1B0 則可將這兩個數(shù)的各位分別送入該電路的對應(yīng)端，于是： 當(dāng)SUB=0時，電路作加法運算：A+B。 當(dāng)SUB=1時，電路作減法運算：A-B。 當(dāng)SUB=0時，各位的可控反相器的輸出與B的各位同相，所以其和為：C4S=C4S3S2S1S0。 當(dāng)SUB=1時，各位的反相器的輸出與B的各位反相。注意，最右邊第一位(即S0位)也是用全加器，其進位輸入端與SUB端相連，因此其C0=SUB=1。所以此位相加即為： 其他各位為： 因此其總和輸出S=S3S2S1S0 即： 當(dāng)然，此時C4如不等于0，則要被舍去。,2.1 RS觸發(fā)器 RS觸發(fā)器

10、是組成其它觸發(fā)器的基礎(chǔ)，可以用與邏輯組成，也可以用或邏輯組成。 用與邏輯組成的RS觸發(fā)器及邏輯符號如下圖所示，RS觸發(fā)器有兩個信號輸入端 端和 端， 稱為置0端， 稱為置1端。R和S上面的非號和邏輯符號中的小圓圈表示置1和置0信號都是低電平起作用即低電平有效，它表示只有輸入到該端的信號為低電平時才有信號，否則無信號。,2 觸發(fā)器,2 觸發(fā)器,2.2 D觸發(fā)器 D觸發(fā)器和帶預(yù)置、復(fù)位輸入的D觸發(fā)的邏輯符號如下圖所示。 D觸發(fā)器有2個互補輸出端Q和 。時鐘輸入端有小圓圈表示下降沿觸發(fā)，若無小圓圈表示上升沿觸發(fā)。 CP的有效沿時刻的激勵信號D被Q端鎖存。置位端和復(fù)位端是異步輸入端，異步輸入端的小圓圈

11、表示低電平有效，若無小圓圈則表示高電平有效。,2 觸發(fā)器,2.3 JK觸發(fā)器 JK觸發(fā)器的邏輯符號如下圖所示。 JK觸發(fā)器同D觸發(fā)器一樣有2個互補輸出端，不同的是JK觸發(fā)器3個輸入信號，一個輸入信號是時鐘信號CP，另二個是激勵信號J和K。,3 寄存器,寄存器(register)是由觸發(fā)器組成的。一個觸發(fā)器就是一個一位寄存器。由多個觸發(fā)器可以組成一個多位寄存器。寄存器由于其在計算機中的作用之不同而具有不同的功能，從而被命名為不同的名稱。常見的寄存器有：緩沖寄存器用以暫存數(shù)據(jù)；移位寄存器能夠?qū)⑵渌娴臄?shù)據(jù)一位一位地向左或向右移；計數(shù)器一個計數(shù)脈沖到達時，會按二進制數(shù)的規(guī)律累計脈沖數(shù)；累加器用以暫存

12、每次在ALU中計算的中間結(jié)果。,3.1 緩沖寄存器 緩沖寄存器用于暫存某個數(shù)據(jù)，以便在適當(dāng)?shù)臅r間節(jié)拍和給定的計算步驟將數(shù)據(jù)輸入或輸出到其他記憶元件中去。4位緩沖寄存器電路如下圖所示。,3 寄存器,其基本工作原理為：設(shè)有一個二進制數(shù)，共有4位數(shù)： X=X3X2X1X0 要存到這個緩沖寄存器(buffer)中，此寄存器是由4個D觸發(fā)器組成的。將X0，X1，X2，X3分別送到各個觸發(fā)器的D0，D1，D2，D3端去，只要CLK的上升沿還未到來，則Q0，Q1，Q2，Q3就不受X0，X1，X2，X3的影響而保持其原有的數(shù)據(jù)。只有當(dāng)CLK的上升沿來到時，Q0，Q1，Q2，Q3才接受D0，D1，D2，D3的影

13、響，而變成： Q0=X0 Q1=X1 Q2=X2 Q3=X3 結(jié)果就是：Q=Q3Q2Q1Q0=X3X2X1X0=X。 這就叫做將數(shù)據(jù)X裝到寄存器中去了。如要將此數(shù)據(jù)送至其他記憶元件去，則可由Y0，Y1，Y2，Y3各條引線引出去。,3 寄存器,緩沖寄存器的數(shù)據(jù)X輸入到Q只是受CLK的節(jié)拍管理，即只要一將X各位加到寄存器各位的D輸入端，時標(biāo)節(jié)拍一到，就會立即送到Q去。這有時是不利而有害的，因為也許我們還想讓早已存在其中的數(shù)據(jù)多留一些時間，但由于不可控之故，在CLK正前沿一到就會立即被來到門口的數(shù)據(jù)X替代掉。 為此，我們必須為這個寄存器增設(shè)一個可控的“門”。這個“門”的基本原理如下圖所示，它是由兩個

14、與門一個或門以及一個非門所組成的。,3 寄存器,在X0端送入數(shù)據(jù)(0或1)后，如LOAD端(以下簡稱為L端)為低電位，則右邊的與門被阻塞，X0過不去，而原來已存在此位中的數(shù)據(jù)由Q0送至左邊的與門。此與門的另一端輸入從非門引來的與L端反相的電平，即高電位。所以Q0的數(shù)據(jù)可以通過左邊的與門，再經(jīng)或門而送達D0端。這就形成自鎖，即既存的數(shù)據(jù)能夠可靠地存在其中而不會丟失。如L端為高電位，則左邊與門被阻塞而右邊與門可讓X0通過，這樣Q0的既存數(shù)據(jù)不再受到自鎖，而X0可以到達D0端。只要CLK的上升沿一到達，X0即被送到Q0去，這時就叫做裝入(LOAD)。一旦裝入之后，L端又降至低電平，則利用左邊的與門，

15、X0就能自鎖而穩(wěn)定地存在Q0中。我們稱這個“門”為“L門” ；要記住“L門”的電路結(jié)構(gòu)及其作用：高電平時使數(shù)據(jù)裝入，低電平時，數(shù)據(jù)自鎖在其中。,3 寄存器,對于多位的寄存器，每位各自有一套“L門”電路。不過只用一個非門，并且只有一個LOAD輸入端，該電路就是可控緩沖寄存器?？煽鼐彌_寄存器的電路和邏輯符號如下圖所示，LOAD為其控制門，而CLR為高電平時則可用以清除，使其中各位變?yōu)?。,3 寄存器,3.2 移位寄存器(shifting register) 移位寄存器能將其所存儲的數(shù)據(jù)逐位向左或向右移動，以達到計算機在運行過程中所需的功能，例如用來判斷最左邊的位是0或1等。電路原理圖如下圖所示。以

16、左移寄存器(上圖)為例說明移位寄存器的工作原理。 當(dāng)Din=1而送至最右邊的第1位時，D0即為1，當(dāng)CLK的上升沿到達時，Q0即等于1。同時第2位的D1也等于1。當(dāng)CLK第2個上升沿到達時，Q1也等于1。結(jié)果可得下列的左移過程：,3 寄存器,CLK上升沿未到Q=Q3Q2Q1Q0=0000 第1上升沿來到Q=0001 第2上升沿來到Q=0011 第3上升沿來到Q=0111 第4上升沿來到Q=1111 第5上升沿來到，如此時Din仍為1，則Q不變，仍為1111。 當(dāng)Q=1111之后，使Din=0，則結(jié)果將是把0逐位左移。 第1上升沿來到Q=1110 第2上升沿來到Q=1100 第3上升沿來到Q=1

17、000 第4上升沿來到Q=0000 由此可見，在左移寄存器中，每個時鐘脈沖都要把所儲存的各 位向左移動一個數(shù)位。,3 寄存器,可控移位寄存器 和緩沖寄存器一樣，在整機運行中，移位寄存器也需要另有控制電路，以保證其在適當(dāng)時機才參與協(xié)調(diào)工作。和可控緩沖寄存器一樣，只要在每一位的電路上增加一個LOAD門(L門)即可以達到控制的目的。 可控移位寄存器的符號如下圖所示，其中新出現(xiàn)的符號的意義是： SHL左移(shift to the left) SHR右移(shift to the right),3 寄存器,3.3 計數(shù)器(counter) 計數(shù)器也是由若干個觸發(fā)器組成的寄存器，它的特點是能夠把存儲在其

18、中的數(shù)字加1。 計數(shù)器的種類很多，有行波計數(shù)器、同步計數(shù)器、環(huán)形計數(shù)器和程序計數(shù)器等。 1.行波計數(shù)器(travelling wave counter) 行波計數(shù)器的特點是：第1個時鐘脈沖促使其最低有效位(least significant bit,LSB)加1，由0變1。第2個時鐘脈沖促使最低有效位由1變0，同時推動第2位，使其由0變1。同理，第2位由1變0時又去推動第3位，使其由0變1，這樣有如水波前進一樣逐位進位下去。下圖就是由JK觸發(fā)器組成的行波計數(shù)器的工作原理圖。,3 寄存器,圖中的各位的J，K輸入端都是懸浮的，這相當(dāng)于J，K端都是置1的狀態(tài)，亦即是各位都是翻轉(zhuǎn)觸發(fā)器。該電路是異步時

19、序電路，且各位觸發(fā)器只要其時鐘脈沖的下降沿一到就會翻轉(zhuǎn)，即其Q由0轉(zhuǎn)為1或由1轉(zhuǎn)為0。因此，可得計數(shù)步驟如下：,3 寄存器,開始時CLR由高電位變至低電位，計數(shù)器全部清除，所以： Q=Q3Q2Q1Q0=0000 第1個時鐘的下降沿致使Q=0001 第2個時鐘的下降沿到Q=0010 第3個時鐘的下降沿到Q=0011 第4個時鐘的下降沿到Q=0100 第5個時鐘的下降沿到Q=0101 第15個時鐘的下降沿到Q=1111 第16個時鐘的下降沿到Q=0000 因此這個計數(shù)器可以計由0至15的16個數(shù)。如果要計的數(shù)更多，就需要更多的位，即更多的JK觸發(fā)器來組成計數(shù)器。如8位JK觸發(fā)器可計由0至255的2

20、56個數(shù)，16位JK觸發(fā)器則可計由0至65 535的65536個數(shù)。,3 寄存器,行波計數(shù)器的J，K輸入端是懸浮的，所以每次時鐘脈沖到時，它都要翻轉(zhuǎn)一次。下圖中的各個J，K輸入端連在一起引出來，由計數(shù)控制端COUNT的電位信號來控制。當(dāng)COUNT為高電位時，JK觸發(fā)器才有翻轉(zhuǎn)的可能。當(dāng)COUNT為低電位時就不可能翻轉(zhuǎn)。該電路就是可控計數(shù)器，如下圖所示。,3 寄存器,可控計數(shù)器的符號如右圖所示。,2.同步計數(shù)器(synchronous counter) 行波計數(shù)器的工作原理是在時鐘邊緣到來時開始計數(shù)，由右邊第一位(LSB)開始，如有進位的話則要一位一位的推進。而每一位觸發(fā)器都需要建立時間tp(t

21、p約為10納秒)。如果是16位的計數(shù)器，則最大可能的計一個數(shù)的時間為160納秒，這就顯得太慢了。 同步計數(shù)器是將時鐘脈沖同時加到各位的觸發(fā)器的時鐘輸入端，而將前一位的輸出端(Q)接到下一位的JK端去。這樣可以使計數(shù)器計數(shù)時間只相當(dāng)于一個觸發(fā)器的建立時間tp，所以同步計數(shù)器在很多微型機中常被使用。,3 寄存器,3. 環(huán)形計數(shù)器(ring counter) 環(huán)形計數(shù)器也是由若干個觸發(fā)器組成的。不過，環(huán)形計數(shù)器僅有唯一的一位為1，其他各位為0。下圖是由D觸發(fā)器組成環(huán)形計數(shù)器的電路。 當(dāng)CLR端有高電位輸入時，Q=0001。因此，D1也等于1，而D0=D2=D3=0。在時鐘脈沖的上升沿來到時，則Q=0

22、010；第2個時鐘脈沖的上升沿來到時，Q=0100。這樣，隨著時鐘脈沖而各位輪流置1，并且是在Q=1000之后；又回到Q=0001。這就形成環(huán)形置位，所以稱為環(huán)形計數(shù)器。 環(huán)形計數(shù)器不是用來計數(shù)用，而是用來發(fā)出順序控制信號的，這在計算機的控制器中是一個很重要的部件。,3 寄存器,4.程序計數(shù)器(program counter) 程序計數(shù)器也是一個行波計數(shù)器(也可用同步計數(shù)器)。不過它不但可以從0開始計數(shù)，也可以將外來的數(shù)裝入其中，這就需要一個COUNT輸入端，也要有一個“L門”，程序計數(shù)器的符號如下圖所示。,3 寄存器,3 寄存器,3.4 累加器 累加器也是一個由多個觸發(fā)器組成的多位寄存器，累

23、加器的英文為accumulator，譯作累加器，似乎容易產(chǎn)生誤解，以為是在其中進行算術(shù)加法運算。其實它不進行加法運算，而是作為ALU運算過程的代數(shù)和的臨時存儲處。這種特殊的寄存器在微型計算機的數(shù)據(jù)處理中擔(dān)負著重要的任務(wù)。 累加器除了能裝入及輸出數(shù)據(jù)外，還能使存儲其中的數(shù)據(jù)左移或右移，所以它又是一種移位寄存器。累加器的符號如下圖所示。,4 三態(tài)輸出電路,由于記憶元件是由觸發(fā)器組成的，而觸發(fā)器只有兩個狀態(tài)：0和1，所以每條信號傳輸線只能傳送一個觸發(fā)器的信息(0或1)。如果一條信號傳輸線既能與一個觸發(fā)器接通，也可以與其斷開而與另外一個觸發(fā)器接通，則一條信息傳輸線就可以傳輸隨意多個觸發(fā)器的信息了。三態(tài)

24、輸出電路(或稱三態(tài)門)就是為了達到這個目的而設(shè)計的。 三態(tài)輸出電路可以由兩個或非門和兩個NMOS晶體管(T1，T2)及一個非門組成，如下圖所示。,4 三態(tài)輸出電路,當(dāng)選通端 (E端)為高電位時，通過非門而加至兩個或非門的將為低電位，則兩個或非門的輸出狀態(tài)將決定于A端的電位。當(dāng)A為高電位，G2就是低電位，而G1為高電位，因而T1導(dǎo)通而T2截止，所以B端也呈現(xiàn)高電位(VBVDD)；當(dāng)A為低電位，G2將呈現(xiàn)高電位而G1為低電位，因而T1截止而T2導(dǎo)通，所以B也呈現(xiàn)低電位(VB0)。這就是說，在E端為高電位時A的兩種可能電平(0和1)都可以順利地通到B輸出去，即E=1時，B=A。 當(dāng)E端為低電位時，通

25、過非門加至兩個或非門的將為高電位。此時，無論A為高或低電位，兩個或非門的輸出都是低電位，即G1與G2都是低電位。所以T1和T2同時都是截止?fàn)顟B(tài)。這就是說，在E端為低電位時，A端和B端是不相通的，即它們之間存在著高阻狀態(tài)。,4 三態(tài)輸出電路,上圖所示電路稱為單向三態(tài)輸出電路。有時需要雙向輸出時，一般可以用兩個單向三態(tài)輸出電路來組成，如下圖所示。A為某個電路裝置的輸出端，C為其輸入端。當(dāng)EOUT=1時，B=A，即信息由左向右傳輸；EIN=1時，C=B，即信息由右向左傳輸。,三態(tài)門(E門)和裝入門(L門)一樣，都可加到任何寄存器(包括計數(shù)器和累加器)電路上去。這樣的寄存器就稱為三態(tài)緩沖寄存器。L門專

26、管對寄存器的裝入數(shù)據(jù)的控制，而E門專管由寄存器輸出數(shù)據(jù)的控制。 有了L門和E門就可以利用總線結(jié)構(gòu)，使計算機的信息傳遞的線路簡單化，控制器的設(shè)計也更為合理而易于理解了。,5 總線結(jié)構(gòu),總線結(jié)構(gòu)的原理圖如下圖所示。,5 總線結(jié)構(gòu),設(shè)A、B、C和D 4個4位三態(tài)緩沖寄存器都帶有L門和E門。如果將各個寄存器的L門和E門按次序排成一列，則可稱其為控制字CON?？刂谱种心男┪粸楦唠娖剑男┪粸榈碗娖?，將由控制器通過控制總線發(fā)出并送到各個寄存器上去。為了避免數(shù)據(jù)在數(shù)據(jù)總線中亂竄，必須規(guī)定在某一時鐘節(jié)拍，只有一個寄存器的L門和另一寄存器的E門為高電位；其余的門則必須為低電位。這樣，E門為高電位的寄存器的數(shù)據(jù)就

27、可以流入到L門為高電位的寄存器中去。 例如： CON=10010000數(shù)據(jù)由BA CON=01100000數(shù)據(jù)由AB CON=01001000數(shù)據(jù)由AC CON=01000010數(shù)據(jù)由AD CON=00100001數(shù)據(jù)由DB CON=10000100數(shù)據(jù)由CA （CON=LAEALBEBLCECLDED） ,6 譯碼器,在計算機中常常需要將一種代碼翻譯成控制信號，或在一組信息中取出所需要的一部分信息，能完成這種功能的邏輯部件稱為譯碼器。-譯碼器如下圖所示。當(dāng)=0時，輸出均為，即譯碼器沒有工作。 當(dāng)E=1時，譯碼器進行譯碼輸出： A1A0=00，則只有 =0 A1A0=01時，只有 =0 A1A

28、0=10時，只有 =0 A1A0=11時，只有 =0。 可見，輸入的代碼不同，譯碼器的輸出 狀態(tài)也就不同，從而完成了把輸入代碼 翻譯成對應(yīng)輸出線上的控制信號。,6 譯碼器,集成譯碼器74LS138是3-8譯碼器，它有3個輸入端、3個控制端及8個輸出端，138的功能如下表所示。只有當(dāng)控制端為100時，才會在輸出的某一端(由輸入端C、B、A的狀態(tài)決定)輸出低電平信號，其余的輸出端仍為高電平。,7 存儲器,7.1 存儲器概述 存儲器(memory)是計算機的主要組成部分。它既可用來存儲數(shù)據(jù)，也可用以存放計算機的運算程序。存儲器由寄存器組成，可以看做一個寄存器堆，每個存儲單元實際上相當(dāng)于一個緩沖寄存器

29、。 每個存儲單元所存儲的內(nèi)容稱為一個字(word)。一個字由若干位(bit)組成。比如8個記憶元件的存儲單元就是一個8位的記憶字稱為一個字節(jié)(byte)，由16個記憶單元組成的存儲單元就是一個16位的記憶字(由兩個字節(jié)組成)。 一個存儲器可以包含數(shù)以千計的存儲單元。所以，一個儲存器可以存儲很多數(shù)據(jù)，也可以存放很多計算步驟稱為程序(program)。為了便于存入和取出，每個存儲單元必須有一個固定的地址。因此，存儲器的地址也必定是數(shù)以千計的。為了減少存儲器向外引出的地址線，在存儲器內(nèi)部都自帶有譯碼器。根據(jù)二進制編碼譯碼的原理，除地線公用之外，n根導(dǎo)線可以譯成2n個的地址，見下表。,存儲器(memo

30、ry)是計算機的主要組成部分。它既可用來存儲數(shù)據(jù)，也可用以存放計算機的運算程序。存儲器由寄存器組成，存儲器的每個存儲單元實際上相當(dāng)于一個緩沖寄存器。 每個存儲單元所存儲的內(nèi)容稱為字。字由若干位(bit)組成。如8個記憶元件的存儲單元就是8位的記憶字，稱為字節(jié)(byte)；由16個記憶單元的存儲單元就是16位的記憶字(由兩個字節(jié)組成)。 存儲器可以包含數(shù)以千計的存儲單元。所以，儲存器可以存儲很多數(shù)據(jù)，也可以存放很多計算步驟稱為程序(program)。為了便于存入和取出，每個存儲單元必須有一個固定的地址。為了減少存儲器向外引出的地址線，組成存儲器的存儲器芯片內(nèi)部都自帶有譯碼器。根據(jù)二進制編碼譯碼的

31、原理，除地線公用之外，n根地址線可以譯成2n個的地址，見下表。 地址線數(shù) 1 2 3 4 8 9 10 11 12 13 14 15 16 地址數(shù) 2 4 8 16 256 512 1K 2K 4K 8K 16K 32K 64K,存儲器,存儲器,存儲容量是存儲器的主要性能指標(biāo)，用其存儲的二進制位信息量描述存儲容量，表示為：存儲容量=字數(shù)字長。字數(shù)即存儲器的地址數(shù)或者存儲單元數(shù)，字長即記憶字的二進制位數(shù)。 根據(jù)使用不同，存儲器分為兩大類：只讀存儲器(ROM)和隨機存取存儲器(RAM)。 （1）只讀存儲器 這是用以存放固定程序的存儲器，一旦程序存放進去之后，即不可改變。也就是說，不能再“寫”入新的

32、字節(jié)，而只能從中“讀”出其所存儲的內(nèi)容，因此稱為只讀存儲器。 （2）隨機存儲器 這種存儲器又叫做讀寫存儲器。它和ROM之區(qū)別在于這種存儲器不但能讀取已存放在其各個存儲單元中的數(shù)據(jù)，而且還能夠隨時寫進新的數(shù)據(jù)，或者改寫原來的數(shù)據(jù)。因此，RAM的每一個存儲單元相當(dāng)于一個可控緩沖寄存器。,7.2 常用的存儲器芯片 1.EPROM 常用EPROM以1片2716(2K8)為最基本容量.如：27324K8，27648K8，2712816K8，2725632K8,右圖為2716等只讀存儲器芯片的引線排列：,存儲器,2. EEPROM 常用芯片有2816(2K8)、2817(2K8)和2864(8K8). 2

33、816和2864的引線排列與同容量的6116和6264兼容， 2817和2864A的引線排列如圖所示：,存儲器,CE芯片允許信號 WE寫允許信號 OE輸出允許信號 RDY/BUSY擦寫狀態(tài)信號線. 擦除和寫入時，置為高電平；寫入完成，置為低電平 2816、2817和2864的主要性能指標(biāo)：讀取時間250ns、寫入時間10ns(2816為15ns)、字節(jié)擦除時間10ns（2816為15ns）、讀操作電壓5V、擦寫操作電壓5V、操作電流110mA,存儲器,2817和2864A的引線排列如圖所示：,存儲器,3.閃速存儲器 閃速存儲器與一般EEPROM不同之處在于，閃速存儲器芯片為整體電擦除并需要為其

34、提供12V編程電壓.但它的擦除和編程速度高、集成度高、可靠性高、功耗低、價格低，其整體性能優(yōu)于一般EEPROM,存儲器,7.3 隨機存儲器RAM 雙極型RAM主要用在高速微機中. 靜態(tài)RAM不需刷新;功耗大;適宜于 MOS型RAM 存儲容量較小的系統(tǒng)中使用 動態(tài)RAM需刷新;集成度高;功耗低; 適于構(gòu)成大容量的存儲器系統(tǒng),1. 靜態(tài)RAM 常用的靜態(tài)RAM（SRAM）芯片有： 6116、6264、62128、62256,存儲器,如：6116芯片（存儲容量2KB）的引線和功能如下,存儲器,如：6264芯片的引線和功能如下,存儲器,2. 動態(tài)RAM和內(nèi)存條 動態(tài)RAM 常用芯片有64K1、64K4

35、、1M1、1M4等。 2164A芯片的引線和功能如下圖所示。4個128128的存儲矩陣、128選1行譯碼器、128選1列譯碼器、行地址鎖存器、列地址鎖存器、“4選1”I/O控制門和多路開關(guān),存儲器,內(nèi)存條 內(nèi)存條是一塊焊接了多片存儲器并帶接口引腳的小型印刷電路板，將其插入主板上的存儲器插槽中即可。 SIMM(single in-line memory modules) 8位數(shù)據(jù)寬，帶32條單邊引線或32位數(shù)據(jù)寬度帶72條引線的內(nèi)存條 。 DIMM(dual in-line memory modules) 64位數(shù)據(jù)寬度帶168條引線的內(nèi)存條，Pentium系列微機主板上只要插上一條即可工作。D

36、IMM內(nèi)存條由8片8位數(shù)據(jù)寬度的同型號IC芯片組成，有的則由9片組成，增加的1片作校驗位用。有的DIMM內(nèi)存條的邊角上還附有一塊小芯片，這是一片串行接口的EEPROM，稱為串行在片檢測(serial presence detect)。,存儲器,非易失性隨機存儲器 NVRAM(non volatile RAM) 斷電后信息不丟失的RAM。目前NVRAM主要有兩種形式：電池式NVRAM和形影式NVRAM。 電池式NVRAM由靜態(tài)隨機存儲器SRAM、備用電池和切換電路組成。備用電池在外接電源斷開或下降至3V時自動接入電路繼續(xù)供電，以免信息丟失。電池式NVRAM芯片的引線排列與SRAM芯片兼容。 形影

37、式NVRAM由SRAM和EEPROM組成。SRAM和EEPROM的存儲容量相同，且逐位一一對應(yīng)。EEPROM中的信息必須調(diào)出后存放到SRAM中（有些芯片上電后自動電池）才能與CPU交換信息。在正常運行時對形影式NVRAM的讀或?qū)懖僮髦慌cSRAM交換信息。SRAM中的信息也可以存入EEPROM中，但在外接電源斷開或發(fā)生故障時，它可以立即把SRAM中的信息保存到EEPROM中，使信息得到自動保護。,存儲器,7.4 存儲器與CPU的接口 在CPU對存儲器進行讀/寫操作時，首先要由地址總線給出地址，然后要發(fā)出相應(yīng)的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行信息交換. 所以，存儲器和CPU的連接，有三個部

38、分： （1）地址線的連接； （2）數(shù)據(jù)線的連接； （3）控制線的連接。,存儲器,1. 地址線的連接 計算機應(yīng)用系統(tǒng)的存儲器通常由多片存儲器芯片組成.芯片內(nèi)部的存儲單元由片內(nèi)的譯碼電路對芯片的地址線輸入的地址進行譯碼來選擇，稱之為字選.字選只要從地址總線的最低位A0開始，把它們與存儲器芯片的地址線依次相連即可完成.而存儲器芯片則由地址總線中剩余的高位線來選擇，這就是片選。 存儲器芯片的地址線與地址總線的連接 原則是，從地址總線的最低位A0開始，把它們與存儲器芯片的地址線依次相連。 存儲器芯片的片選線與地址總線的連接 線選法直接以系統(tǒng)的高位地址作為存儲器芯片的片選信號，將用到的高位地址線接往存儲器芯片的片選端。當(dāng)該地址線