第14章模數(shù)和數(shù)模轉(zhuǎn)換.ppt

1、第 14 章 模/數(shù)和數(shù)/模轉(zhuǎn)換,14.1 D/A轉(zhuǎn)換 14.2 A/D轉(zhuǎn)換 習(xí)題十四,14.1 D/A轉(zhuǎn)換,14.1.1 權(quán)電阻D/A轉(zhuǎn)換電路 權(quán)電阻D/A轉(zhuǎn)換網(wǎng)絡(luò)的原理電路如圖14.1所示。集成運(yùn)放反相輸入端為“虛地”，每個(gè)開關(guān)可以切換到兩個(gè)不同的位置，切換到哪個(gè)位置由相應(yīng)位數(shù)字量控制。當(dāng)數(shù)字量為“1”時(shí)，開關(guān)接ER；當(dāng)數(shù)字量為“0”時(shí)，開關(guān)接地。,圖14.1 權(quán)電阻D/A轉(zhuǎn)換網(wǎng)絡(luò),選擇權(quán)電阻網(wǎng)絡(luò)中電阻的阻值時(shí)，應(yīng)該使流過該電阻的電流與該電阻所在位的權(quán)值成正比。這樣，從最高位到最低位，每一位對(duì)應(yīng)的電阻值應(yīng)是相鄰高位的2倍，使各支路電流從高位到低位逐位遞減1/2。 當(dāng)輸入二進(jìn)制數(shù)碼中某一位B

2、i=1時(shí)，開關(guān)Si接至基準(zhǔn)電壓ER，這時(shí)在相應(yīng)的電阻Ri支路上產(chǎn)生電流為,當(dāng)Bi=0時(shí),開關(guān)Si接地，電流Ii=0。,因此，第i路的電流為,總的輸出電流,輸出電壓,14.1.2R-2RT型D/A轉(zhuǎn)換電路 圖14.2是R-2RT型D/A轉(zhuǎn)換電路的原理電路。與權(quán)電阻D/A轉(zhuǎn)換電路一樣，二進(jìn)制碼Bi控制著開關(guān)Si的位置。Bi為1，Si接ER；Bi為0，Si接地。,圖14.2 R-2RT型D/A轉(zhuǎn)換電路,集成運(yùn)放反相輸入端為“虛地”。因此，從兩端的T型節(jié)點(diǎn)開始，向中間逐節(jié)點(diǎn)推算，很容易得到：當(dāng)Bi=1,其余位均為0時(shí)，從節(jié)點(diǎn)i向左向右看的電阻都是2R，這樣,從開關(guān)Si經(jīng)2R支路流進(jìn)節(jié)點(diǎn)的電流等分后分別

3、向左向右流出,其等效電路如圖14.3所示。,圖14.3 某模擬開關(guān)接ER，其它開關(guān)接地時(shí)等效電路,由等效電路可求出，接電源支路所提供的電流均為Ii=E/3R。而且這個(gè)電流在流向集成運(yùn)放反相輸入端的途中，每經(jīng)過一個(gè)節(jié)點(diǎn)，電流要減小一半，這可以用疊加定理說明。假定其它各開關(guān)都接0，那么 （1/2）Ii向右流過橫著的電阻后,向右向下看的等效電阻都是2R,它們將電流等分。 二進(jìn)制碼最高位對(duì)集成運(yùn)放輸入端方向的電流為,二進(jìn)制碼控制的各開關(guān)對(duì)集成運(yùn)放輸入端產(chǎn)生的總電流為,輸出電壓為,其它各位產(chǎn)生的電流逐位減小一半，依次為,14.1.3 倒置T型D/A轉(zhuǎn)換電路 R-2RT型D/A轉(zhuǎn)換電路中,數(shù)字信號(hào)各位的傳

4、輸時(shí)間不同，因而輸出端會(huì)產(chǎn)生尖峰效應(yīng)。倒置T型D/A轉(zhuǎn)換電路可以克服這種缺點(diǎn)。這種電路的原理圖如圖14.4所示。,圖14.4 倒置T型D/A轉(zhuǎn)換電路,集成運(yùn)放反相輸入端為“虛地”，所以，不論開關(guān)切換到哪個(gè)位置，2R上端都接了0電位。這樣，從電阻網(wǎng)絡(luò)左端開始,用串并聯(lián)方法可以得到從ER看進(jìn)去的對(duì)地的等效電阻為R。這樣，從參考電源ER流進(jìn)電阻網(wǎng)絡(luò)的電流為I=ER/R。,該電路工作時(shí),在前一組二進(jìn)制碼切換到后一組二進(jìn) 制碼時(shí),各位碼對(duì)應(yīng)的電流同時(shí)到達(dá)集成運(yùn)放輸入端,因而不會(huì)產(chǎn)生尖峰效應(yīng)。,用與分析R-2RT型D/A轉(zhuǎn)換電路類似的方法可知，每經(jīng)過一個(gè)節(jié)點(diǎn),經(jīng)過電阻向上流的電流減小一半,正好反映了二進(jìn)制

5、各位碼應(yīng)滿足的位權(quán)關(guān)系。因此，可直接寫出,14.1.4 集成 D/A轉(zhuǎn)換器 DAC0830系列包括DAC0830，DAC0831，DAC0832。下面以DAC0832為例說明其基本工作過程。 DAC0832方框圖及引線圖如圖14.5所示。芯片內(nèi)含有一個(gè)八位D/A轉(zhuǎn)換電路，由倒T型電阻網(wǎng)絡(luò)和電子開關(guān)組成。還包括一個(gè)八位的輸入寄存器和一個(gè)八位的DAC寄存器。當(dāng)DAC寄存器中的數(shù)字信號(hào)在進(jìn)行D/A轉(zhuǎn)換時(shí)，下一組數(shù)字信號(hào)可存入輸入寄存器，這樣可提高轉(zhuǎn)換速度。芯片外接集成運(yùn)放, 將轉(zhuǎn)換成的模擬電流信號(hào)放大后轉(zhuǎn)變成電壓信號(hào)輸出。,圖14.5 DAC0832原理框圖和引線排列圖 (a)原理框圖； (b)引線

6、排列圖,各引腳功能簡(jiǎn)要說明如下： (1）D0D7：八位數(shù)字?jǐn)?shù)據(jù)輸入，D7為最高位，D0為最低位。 （2）Iout1:模擬電流輸出端。 （3）Iout2:模擬電流輸出端，接地。 （4）Rf:若外接的集成運(yùn)放電路增益小，則在該引出端與集成運(yùn)放輸出端之間加接電阻；若外接的集成運(yùn)放電路增益足夠大，則不必外接電阻，直接將該引出端與運(yùn)放輸出端相連。,（5）Uref:基準(zhǔn)參考電壓端，在+10V-10V之間選擇。 (6）UCC:電源電壓端，在+5V+15V之間選擇，+15V最佳。 (7）DGND：數(shù)字電路接地端。 (8）AGND：模擬電路接地端，通常與DGND相接。 (9） ：片選信號(hào)，低電平有效。 (10）

7、 ：DAC寄存器的傳送控制信號(hào)，低電平有效。 (11） ：DAC寄存器的寫入控制信號(hào)。,14.2.1抽樣保持 抽樣就是對(duì)模擬信號(hào)在有限個(gè)時(shí)間點(diǎn)上抽取樣值。圖14.6示出了A/D轉(zhuǎn)換電路框圖。,14.2 A/D轉(zhuǎn)換,圖14.6 A/D轉(zhuǎn)換電路框圖,抽樣電路是一個(gè)模擬開關(guān)，uA是模擬信號(hào)，模擬開關(guān)在抽樣脈沖us作用下不斷地閉合和斷開。開關(guān)閉合時(shí)，uo1=uA；開關(guān)斷開時(shí)，uo1=0。這樣，在抽樣電路輸出端得到一系列在時(shí)間上不連續(xù)的脈沖。 抽樣值要經(jīng)過編碼形成數(shù)字信號(hào)，這需要一段時(shí)間，因?yàn)閿?shù)字信號(hào)的各位碼是逐次逐位編出的。在編碼的這段時(shí)間里，抽樣值作為編碼的依據(jù)，必須恒定。保持電路的作用，就是使抽樣

8、值在編碼期間保持恒定。,對(duì)圖14.6所示的這種保持電路來說，模擬信號(hào)源內(nèi)阻及模擬開關(guān)的接通電阻應(yīng)很小，它們與電容C組成的電路的時(shí)間常數(shù)應(yīng)非常小，以保證在模擬開關(guān)閉合期間，電容C上的電壓能跟蹤抽樣值變化。 保持電容后面接著由集成運(yùn)放組成的跟隨器。這種跟隨器的輸入阻抗極大，電容上保持的電壓經(jīng)該阻抗的放電極少，不會(huì)造成影響。 圖14.7示出了從抽樣到保持的信號(hào)波形。t0、t時(shí)間點(diǎn)上的豎直線表示在該時(shí)刻的抽樣值，而階梯波表示抽樣值經(jīng)保持電路展寬以后的波形。,圖14.7 保持電路輸出波形,可以看出，當(dāng)抽樣頻率足夠高的時(shí)候，保持電路輸出的階梯波就逼近原模擬信號(hào)。事實(shí)上，由數(shù)字信號(hào)恢復(fù)成模擬信號(hào)的時(shí)候，就是

9、根據(jù)數(shù)字信號(hào)還原出這種形狀逼近原模擬信號(hào)的階梯波的。 為了使還原出來的模擬信號(hào)不失真，對(duì)抽樣頻率fs的要求為,式中，fmax是被抽樣的模擬信號(hào)所包含的信號(hào)中頻率最高的信號(hào)的頻率。,14.2.2 量化編碼 抽樣保持電路得到的階梯波的幅值有無限多個(gè)值，無法用位數(shù)有限的數(shù)字信號(hào)完全表達(dá)。我們可以選定一個(gè)基本單元電平，將其稱為基本量化單位。用基本量化單位對(duì)抽樣值進(jìn)行度量，如果在度量了n次后，還剩下不足一個(gè)基本量化單位的部分，就根據(jù)一定的規(guī)則，把剩余部分歸并到第n或第n+1個(gè)量化電平上去。這樣，所有的抽樣值都是有限個(gè)離散值集合之一。像這樣將抽樣值取整歸并的方式及過程就叫“量化”。將量化后的有限個(gè)整值編成

10、對(duì)應(yīng)的數(shù)字信號(hào)的過程叫“編碼”。,14.2.3A/D轉(zhuǎn)換電路 1.逐次逼近式A/D轉(zhuǎn)換電路 圖14.8是三位逐次逼近型A/D轉(zhuǎn)換電路。圖中， F1F5這5個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，F(xiàn)AFC是逐次逼近寄存器，15號(hào)門組成控制邏輯電路，三位DAC電路是把三位二進(jìn)制數(shù)字碼轉(zhuǎn)換成對(duì)應(yīng)模擬信號(hào)的D/A轉(zhuǎn)換電路,uA是保持電路送來的樣值電壓。其工作過程如下：,圖14.8 三位逐次比較型A/D轉(zhuǎn)換電路,初始狀態(tài),環(huán)形計(jì)數(shù)器被復(fù)位脈沖置成Q1Q5=10000。此時(shí),FA的S=1,R=0,FB、FC觸發(fā)器的S=0,R=1。這里,之所以討論FA、FB、FC的S和R,是因?yàn)橄乱粋€(gè)CP脈沖觸發(fā)沿到來時(shí)，將根據(jù)這三個(gè)觸

11、發(fā)器的R和S來決定三個(gè)觸發(fā)器的新狀態(tài)。 第一個(gè)CP脈沖輸入：Q1Q5=01000,QAQBQC=100。三位DAC電路又把100轉(zhuǎn)換成對(duì)應(yīng)的模擬電壓uf，送入比較器與實(shí)際的模擬信號(hào)uA進(jìn)行比較，若uAuf，C=0;否則，C=1。 FA的S=0,R=Q2C=C,FB的S=1,R=0,FC的S=R=0。,第二個(gè)CP脈沖輸入：若上次比較器輸出為0,則這次的QQAQBQC=110;若上次比較器輸出為1,則這次的QAQBQC=010。 DAC電路再將110或010轉(zhuǎn)換成的新模擬信號(hào)uf送入比較器與實(shí)際的模擬信號(hào)uA進(jìn)行比較。同樣，比較器的輸出C可能為0,也可能為1。 環(huán)形計(jì)數(shù)器的狀態(tài)Q1Q5=00100

12、,這使FA的S=0,R=0,FB的S=0,R=CQ3+Q1=CQ3=C;FC的S=1,R=0。,第三個(gè)CP脈沖輸入：FA的狀態(tài)不變,FC的狀態(tài)變?yōu)?。 若上次比較器輸出為0,這次FB維持1狀態(tài)不變,QAQBQC=111/011;若上次比較器輸出為1,這次FB的狀態(tài)就為0,QAQBQC=101/001。 DAC電路再進(jìn)行轉(zhuǎn)換,比較器再進(jìn)行比較,比較器又輸出0或1。 環(huán)形計(jì)數(shù)器的狀態(tài)Q1Q5=00010,這使FA、FB的S=0,R=0;FC的S=0,R=CQ4+Q1=C。,第四個(gè)CP脈沖輸入：FA和FB狀態(tài)不變。 若上次比較器輸出為0,這次FC維持1狀態(tài)不變,QAQBQC的狀態(tài)為111/011或1

13、01/001，保持不變;若上次比較器輸出為1,這次FC的狀態(tài)就由1變0,QAQBQC的狀態(tài)就為100/000。 環(huán)形計(jì)數(shù)器的狀態(tài)Q1Q5=00001,打開了輸出端的三個(gè)與門,將最后轉(zhuǎn)換成的三位二進(jìn)制碼ABC輸出。,第五個(gè)CP脈沖輸入： 環(huán)形計(jì)數(shù)器的狀態(tài)回復(fù)到Q1Q5=10000的初始狀態(tài),準(zhǔn)備對(duì)下一次模擬信號(hào)抽樣值進(jìn)行轉(zhuǎn)換。 下面舉例說明這種編碼過程。 設(shè)輸入模擬信號(hào)uA的滿量程值為12V,用三位二進(jìn)制編碼,碼值QAQBQC與uA之間的對(duì)應(yīng)關(guān)系如表14.1所示。,表14.1,設(shè)抽樣保持值為6.8V。編碼過程如下： 起始復(fù)位:Q1Q5=10000,FA的S=1,R=0;FB、FC的S=R=0。

14、第一個(gè)CP脈沖輸入：QAQBQC=100, Q1Q5=01000。 經(jīng)DAC變換后,對(duì)應(yīng)于碼值100的模擬信號(hào)uf為7.5V,uAuf，比較器輸出1。這樣,FA的S=0,R=Q2，C=1,FB的S=1,R=0,FC的S=R=0。,第二個(gè)CP脈沖輸入：QAQBQC=010,Q1Q5=00100。碼值010經(jīng)DAC變換后,uf=4.5V, uAuf,比較器輸出0。此時(shí),FA、FB的R和S都為0，F(xiàn)C的S=1,R=0。 第三個(gè)CP脈沖輸入： QAQBQC=011,Q1Q5=00010。碼值011經(jīng)DAC變換后,uf=6.8V,uAuf,比較器輸出0。此時(shí),FA、FB、FC的R和S都為0。下一個(gè)CP脈

15、沖到達(dá)時(shí)，它們的狀態(tài)全不變。 第四個(gè)CP脈沖輸入：QAQBQC=011,Q1Q5=00001。QAQBQC是最后編成的碼。 第五個(gè)CP脈沖輸入：恢復(fù)初態(tài)。,2.雙積分型A/D電路 原理電路如圖14.9所示，由積分器、比較器、計(jì)數(shù)器及控制電路組成。所謂雙積分，是指積分器要用兩個(gè)極性不同的電源進(jìn)行兩個(gè)不同方向的積分。波形圖如圖14.10所示。,圖14.9 雙積分型A/D轉(zhuǎn)換器原理框圖,圖14.10 雙積分A/D轉(zhuǎn)換電路的工作波形,轉(zhuǎn)換之前，將計(jì)數(shù)器清零，開關(guān)SA2閉合，電容放電到零，積分器反相輸入端是“虛地”,積分器輸出uo1=0。 轉(zhuǎn)換開始，邏輯控制電路使開關(guān)SA2斷開，開關(guān)SA1接通抽樣保持電

16、路，輸入樣值uA。 積分電流為uA/R，方向從左向右，由于恒流充電，電容C上電壓線性變化，uo1線性下降，如圖14.10中從t=0到t=t1所示。,由于uo1是負(fù)值，比較器輸出高電平，開放計(jì)數(shù)控制門，計(jì)數(shù)器由零開始計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)到QnQn-1Q0=100時(shí)，Qn由低變高，觸發(fā)開關(guān)SA1切換到接通基準(zhǔn)電壓-UR的位置。 可見，電容是定時(shí)充電，充電時(shí)間為2n個(gè)計(jì)數(shù)脈沖周期。,顯然，樣值uA越大，積分電流就越大，uo1的絕對(duì)值就越大。圖14.10中,實(shí)線示出的為uA較大時(shí)的uo1的波形。 在開關(guān)SA1接通-UR的同時(shí)，計(jì)數(shù)器又從零開始計(jì)數(shù)。電容放電，放電電流UR/R是恒流,方向從右向左，uo1線性

17、上升。不論放電開始時(shí)uo1的絕對(duì)值是大是小，uo1絕對(duì)值下降的速度都一樣，即放電曲線斜率不變，如圖14.10中t從t1到t2之間的波形所示。,由于實(shí)際電路中必須保證|UR|uA，故電容的放電電流比充電電流大，放電比充電快。計(jì)數(shù)器尚未計(jì)到Qn=1時(shí)，電容就放電完畢，并反向充上少量電荷，使uo1變?yōu)檎怠．?dāng)uo1稍大于0時(shí),uo2就變?yōu)榈碗娖?，封鎖了計(jì)數(shù)控制門，計(jì)數(shù)器停止計(jì)數(shù)。此時(shí)，計(jì)數(shù)器的即時(shí)計(jì)數(shù)值Qn-1Q0就是抽樣值uA對(duì)應(yīng)的二進(jìn)制數(shù)字編碼。 當(dāng)取樣值是負(fù)值時(shí)，基準(zhǔn)電壓應(yīng)為正值。工作原理與上述分析過程相同，只是所有相關(guān)電流方向和電壓極性與上述樣值是正值時(shí)相反。,3. 集成A/D轉(zhuǎn)換電路 集成

18、A/D轉(zhuǎn)換電路很多，下面介紹兩種。 1）ADC0809 ADC0809內(nèi)部基本電路是逐次比較型A/D轉(zhuǎn)換電路，其原理框圖及芯片引腳排列圖如圖14.11（a）、(b)所示。,圖14.11ADC0809原理框圖和引腳圖 (a)原理框圖; (b)引腳圖,原理框圖中，SAR是逐次比較寄存器。該電路有8路模擬輸入信號(hào)，由地址譯碼器選擇8路中的一路進(jìn)行轉(zhuǎn)換。轉(zhuǎn)換成的數(shù)字信號(hào)有8位。各主要引腳功能簡(jiǎn)述如下： （1）IN0IN7：8路模擬信號(hào)輸入端。 （2）A2、A1、A0：8路模擬信號(hào)的地址碼輸入端。 （3）D0D7：轉(zhuǎn)換后輸出的數(shù)字信號(hào)。 （4）START：?jiǎn)?dòng)端。其下降沿觸發(fā)，A/D轉(zhuǎn)換開始進(jìn)行。,（5

19、）ALE：通道地址鎖存信號(hào)輸入端。 （6）OE：輸出允許端。 （7）EOC：轉(zhuǎn)換結(jié)束信號(hào)，由ADC8089內(nèi)部控制邏輯電路產(chǎn)生。 （8）Uref：基準(zhǔn)電壓。,2）MC14433（5G14433） MC14433內(nèi)部基本電路為雙積分型A/D轉(zhuǎn)換電路，其原理框圖如圖14.12所示。原理框圖中，虛線框內(nèi)為集成電路內(nèi)部電路，框外為外接元件。模擬電路為積分器。R1，C1為積分電阻和電容，它們的取值與電路選定的時(shí)鐘頻率和電壓量程有關(guān)。例如，當(dāng)時(shí)鐘頻率為66kHz，C1選0.1F時(shí)，若量程為2V，R1取470；若量程為200mV,R1取27k。電容C0存放積分器的失調(diào)電壓，電路可根據(jù)C0記錄的失調(diào)電壓自動(dòng)調(diào)

20、零。C0的推薦取值為0.1F,圖14.12 MC14433原理框圖,四位十進(jìn)制計(jì)數(shù)器的計(jì)數(shù)范圍為01999。鎖存器用來存放轉(zhuǎn)換結(jié)果。 Uag是積分器的接地端。Uref是雙積分器參考電壓輸入端。參考電壓取值有兩個(gè)，分別為200mV和2V,對(duì)應(yīng)的模擬電壓量程為199.9mV和1.999V，Ui是待轉(zhuǎn)換的模擬信號(hào)輸入端。 時(shí)鐘信號(hào)發(fā)生器產(chǎn)生系統(tǒng)時(shí)鐘脈沖。在CP0和CP1輸入端之間接不同阻值的電阻，可產(chǎn)生不同的內(nèi)部時(shí)鐘頻率。當(dāng)外接電阻Rc依次取750k，470k，360k等典型值時(shí)，相應(yīng)時(shí)鐘頻率依次為50kHz，66kHz和100kHz。如果要從外部輸入時(shí)鐘脈沖就不接Rc，時(shí)鐘脈沖直接從CP1端輸入。,下面對(duì)主要引腳的功能作簡(jiǎn)要介紹： DU：鎖存器觸發(fā)信號(hào)。當(dāng)從DU端輸入正脈沖時(shí)，十進(jìn)制計(jì)數(shù)器中的計(jì)數(shù)結(jié)果就送入鎖存器。 EOC：轉(zhuǎn)換結(jié)束信號(hào)。電路正在轉(zhuǎn)換時(shí)，該端輸出0；轉(zhuǎn)換結(jié)束，輸出一個(gè)正脈沖。在實(shí)際使用中，EOC端與DU端直接相連。這樣，每次轉(zhuǎn)換結(jié)束，EOC端輸出的正脈沖能觸發(fā)鎖存器鎖存轉(zhuǎn)換結(jié)果。鎖存器中鎖存四組數(shù)據(jù)，分別是從千位到個(gè)位的四組四位BCD碼。,：溢出狀態(tài)輸出。當(dāng)轉(zhuǎn)換過程中有溢出現(xiàn)象發(fā)生時(shí)，該端輸出0。 Q3Q0：轉(zhuǎn)換結(jié)果輸出。其中，最