數(shù)字電子技術(shù)（第五版） 課件 第8章 數(shù)模與模數(shù)轉(zhuǎn)換電路

第8章數(shù)/模與模/數(shù)轉(zhuǎn)換電路圖9.1.1典型的自動控制和信息處理系統(tǒng)結(jié)構(gòu)框圖A/D轉(zhuǎn)換器（AnalogtoDigitalConverter）A/D轉(zhuǎn)換器模擬電壓（電流）數(shù)字量

D/A轉(zhuǎn)換器（DigitaltoAnalogConverter）D/A轉(zhuǎn)換器模擬電壓（電流）數(shù)字量

能夠?qū)崿F(xiàn)模擬信號到數(shù)字信號轉(zhuǎn)換的電路能夠?qū)崿F(xiàn)數(shù)字信號到模擬信號轉(zhuǎn)換的電路1.D/A轉(zhuǎn)換的基本原理圖9.1.2數(shù)/模轉(zhuǎn)換器示意圖一、數(shù)/模轉(zhuǎn)換的基本原理和分類DAC

2.

DAC的基本結(jié)構(gòu)及分類一般的數(shù)模轉(zhuǎn)換器的基本組成可分為四部分，即：電阻譯碼網(wǎng)絡(luò)、模擬開關(guān)、基準(zhǔn)電壓源和求和運(yùn)算放大器。圖9.1.3數(shù)模轉(zhuǎn)換器原理圖按譯碼網(wǎng)絡(luò)類型分權(quán)電阻網(wǎng)絡(luò)DAC倒T型電阻網(wǎng)絡(luò)DAC權(quán)電流網(wǎng)絡(luò)DAC權(quán)電容網(wǎng)絡(luò)DAC開關(guān)樹型DAC按輸入方式分并行輸入DAC串行輸入DAC1.電路結(jié)構(gòu)圖9.1.44位權(quán)電阻網(wǎng)絡(luò)DAC電路圖二、權(quán)電阻網(wǎng)絡(luò)DAC基準(zhǔn)電壓模擬開關(guān)電阻網(wǎng)絡(luò)求和運(yùn)算電路2.原理分析運(yùn)放工作在線性狀態(tài)：◆虛斷◆虛短◆虛地

2.原理分析

3.電路特點(diǎn)

優(yōu)點(diǎn)：結(jié)構(gòu)比較簡單，所用的電阻元件數(shù)很少；

缺點(diǎn)：各個電阻的阻值相差較大，尤其在位數(shù)較多時。改進(jìn)方法（一）：采用雙級權(quán)電阻網(wǎng)絡(luò)。圖9.1.5雙級權(quán)電阻網(wǎng)絡(luò)結(jié)構(gòu)思考1、Rs=8R是如何求解出來的？2、若Rs前有M位數(shù)字輸入，后面有N位數(shù)字輸入，則求解Rs的通式是什么？M位N位1.電路結(jié)構(gòu)及原理分析三、倒T型電阻網(wǎng)絡(luò)DAC模擬開關(guān)電阻網(wǎng)絡(luò)基準(zhǔn)電壓源

圖9.1.64位倒T型電阻網(wǎng)絡(luò)DAC電路圖求和放大器

1.電路結(jié)構(gòu)及原理分析流入每個2R電阻的電流從高位到低位按2的整數(shù)倍遞減。三、倒T型電阻網(wǎng)絡(luò)DAC

該電流與輸入二進(jìn)制數(shù)的大小成正比，實(shí)現(xiàn)了數(shù)字量到模擬電流的轉(zhuǎn)換。4位DAC：n位DAC：

若Rf=R

2.應(yīng)用示例（1）基準(zhǔn)源提供的電流為

2.應(yīng)用示例

（2）當(dāng)D3D2D1D0=1000時，只有支路電流I3

流向Rf。

2.應(yīng)用示例

（2）同理，當(dāng)D3D2D1D0=0100時，

當(dāng)D3D2D1D0=0010時，

當(dāng)D3D2D1D0=0001時，

（3）輸入數(shù)字量與輸出電壓VO的關(guān)系表00000.01000-5.00001-0.6251001-5.6250010-1.2501010-6.2500011-1.8751011-6.8750100-2.5001100-7.5000101-3.1251101-8.1250110-3.7501110-8.7500111-4.7351111-9.3751.問題引出在權(quán)電阻網(wǎng)絡(luò)DAC和倒T形電阻網(wǎng)絡(luò)DAC中的模擬開關(guān)在實(shí)際應(yīng)用中，總存在一定的導(dǎo)通電阻和導(dǎo)通壓降，而且每個開關(guān)的情況又不完全相同，所以它們的存在無疑會引起轉(zhuǎn)換誤差，影響轉(zhuǎn)換精度。四、權(quán)電流型DAC2.電路原理權(quán)電流型DAC可有效的解決這一問題。其示意圖如下：圖9.1.7權(quán)電流型DAC電路原理圖恒流源電路常使用下圖所示的電路結(jié)構(gòu)形式：圖9.1.8權(quán)電流型DAC中的恒流源

3.電路結(jié)構(gòu)圖9.1.9利用倒T形電阻網(wǎng)絡(luò)的權(quán)電流型DAC電壓相同4.原理分析由電路分析知：推論：對于輸入n位二進(jìn)制數(shù)碼的這種電路結(jié)構(gòu)的DAC，輸出電壓的計(jì)算公式可寫成：

1.設(shè)計(jì)原理前面講的DAC輸出電壓都是單極性的，得不到正、負(fù)極性的輸出電壓。而具有雙極性輸出的DAC能夠把以補(bǔ)碼形式輸入的正負(fù)數(shù)分別轉(zhuǎn)換成正負(fù)極性的模擬電壓。下面以輸入為4位二進(jìn)制補(bǔ)碼的情況為例，說明轉(zhuǎn)換的原理。五、具有雙極性輸出的DAC十進(jìn)制數(shù)補(bǔ)碼輸入要求輸出的模擬電壓+3011+3V+2010+2V+1001+1V00000-1111-1V-2110-2V-3101-3V-4100-4V十進(jìn)制數(shù)補(bǔ)碼輸入偏移碼輸入無偏移時的輸出電壓偏移-4V后的輸出電壓+3011111+7V+3V+2010110+6V+2V+1001101+5V+1V0000100+4V0-1111011+3V-1V-2110010+2V-2V-3101001+1V-3V-41000000-4V表9.1.1輸入為3位二進(jìn)制補(bǔ)碼時要求DAC的輸出表9.1.2輸入偏移碼時DAC的輸出補(bǔ)碼、偏移碼和十進(jìn)制數(shù)的關(guān)系：用單極性DAC轉(zhuǎn)換補(bǔ)碼的思路：單極性模擬量扣除偏移值8所對應(yīng)的模擬量加法器單極性DAC偏移碼雙極性模擬量2.電路設(shè)計(jì)圖9.1.10具有雙極性輸出電壓的DAC十進(jìn)制數(shù)+7011111111.8750.875+6011011101.7500.750+1000110011.1250.1250000010001.00-1111101110.875-0.125-7100100010.125-0.875-8100000000-1.0

表9.1.3輸入補(bǔ)碼與輸出電流之間的關(guān)系六、DAC的主要技術(shù)指標(biāo)比例系數(shù)誤差失調(diào)誤差非線性誤差分辨率01轉(zhuǎn)換精度02轉(zhuǎn)換速度031.分辨率最小輸出電壓VLSB：輸入數(shù)碼僅D0為1，其余各位均為0時，所對應(yīng)的輸出電壓值。最大輸出電壓Vmax：輸入數(shù)碼全部為1時，所對應(yīng)的輸出電壓值，也稱為滿刻度輸出電壓VFSR。分辨率：用來表征DAC對輸入量微小變化的敏感程度。

對于n位DAC，其分辨率為：

分辨率只與位數(shù)有關(guān)，與基準(zhǔn)電壓VREF無關(guān)。

六、DAC的主要技術(shù)指標(biāo)比例系數(shù)誤差失調(diào)誤差非線性誤差分辨率01轉(zhuǎn)換精度02轉(zhuǎn)換速度032.轉(zhuǎn)換精度由于DAC的各個環(huán)節(jié)在參數(shù)和性能上和理論值之間不可避免的存在著差異，所以實(shí)際能達(dá)到的轉(zhuǎn)換精度要由轉(zhuǎn)換誤差來決定。

轉(zhuǎn)換誤差表示實(shí)際的DAC轉(zhuǎn)換特性和理想特性之間的最大偏差。圖9.1.11DAC的轉(zhuǎn)換特性曲線參考電壓VREF的波動1運(yùn)算放大器的零點(diǎn)漂移23模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降4電阻網(wǎng)絡(luò)中電阻阻值的偏差5三極管特性不一致引起DAC轉(zhuǎn)換誤差的原因：是指實(shí)際轉(zhuǎn)換特性曲線的斜率與理想特性曲線斜率的偏差?！锉壤禂?shù)誤差圖9.1.123位DAC的比例系數(shù)誤差

●運(yùn)放閉環(huán)增益偏離設(shè)計(jì)值原因：參考電壓VREF的波動1運(yùn)算放大器的零點(diǎn)漂移23模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降4電阻網(wǎng)絡(luò)中電阻阻值的偏差5三極管特性不一致引起DAC轉(zhuǎn)換誤差的原因：是指輸入數(shù)字量為全0時，模擬量的實(shí)際起始數(shù)值不為0?！锸д{(diào)（零點(diǎn)）誤差圖9.1.133位DAC的失調(diào)誤差●運(yùn)算放大器的零點(diǎn)漂移原因：參考電壓VREF的波動1運(yùn)算放大器的零點(diǎn)漂移23模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降4電阻網(wǎng)絡(luò)中電阻阻值的偏差5三極管特性不一致引起DAC轉(zhuǎn)換誤差的原因：表征D/A轉(zhuǎn)換器輸入的數(shù)字量作等量增加時，其輸出的模擬電壓不能等量增加的程度?！锓蔷€性誤差●開關(guān)導(dǎo)通的等效電阻不為0●電阻網(wǎng)絡(luò)中阻值的偏差原因：圖9.1.143位DAC的非線性誤差因?yàn)檫@幾種誤差電壓之間不存在固定的函數(shù)關(guān)系，所以最壞的情況下輸出總的誤差電壓等于它們的絕對值相加，即說明：為獲得高精度的DAC，單純依靠選用高分辨率的DAC器件是不夠的，還必須具有高穩(wěn)定度的參考電壓源VREF和低漂移的運(yùn)算放大器與之配合使用，才可能獲得較高的轉(zhuǎn)換精度。以上討論的都是靜態(tài)誤差，對于動態(tài)誤差，可在DAC的輸出端附加采樣—保持電路?！锟傓D(zhuǎn)換誤差

六、DAC的主要技術(shù)指標(biāo)比例系數(shù)誤差失調(diào)誤差非線性誤差分辨率01轉(zhuǎn)換精度02轉(zhuǎn)換速度033.轉(zhuǎn)換速度

圖9.1.15DAC的建立時間采用權(quán)電流型DAC電路生產(chǎn)的單片集成DAC有DAC0806、DAC0807、DAC0808等。這些器件都采用雙極型工藝制作，工作速度很高。圖9.1.16DAC0808的電路結(jié)構(gòu)框圖七、集成DAC芯片1.

DAC0808：8位權(quán)電流型DAC采用權(quán)電流型DAC電路生產(chǎn)的單片集成DAC有DAC0806、DAC0807、DAC0808等。這些器件都采用雙極型工藝制作，工作速度很高。圖9.1.17DAC0808的典型應(yīng)用七、集成DAC芯片1.

DAC0808：8位權(quán)電流型DAC產(chǎn)生基準(zhǔn)電流補(bǔ)償電阻求和電路2.AD7533：10位乘法型電流輸出DAC使用時：●要外接運(yùn)放；●運(yùn)放的反饋電阻可使用內(nèi)部電阻，也可采用外接電阻。

圖9.1.18AD7533的電路結(jié)構(gòu)AD75333.CB7520：采用倒T形電阻網(wǎng)絡(luò)的單片集成DAC圖9.1.19CB7520的電路結(jié)構(gòu)

圖9.1.20DAC——CB7520應(yīng)用舉例

則74161一個計(jì)數(shù)周期內(nèi)vO的輸出列表如下：CP序號Q3Q2Q1Q0輸出vO（V）CP序號Q3Q2Q1Q0輸出Vo（V）100000910005.0200010.6251010015.625300101.251110106.25400111.8751210116.875501002.51311007.5601013.1251411018.125701103.751511108.75801114.3751611119.375

當(dāng)RF=R，n=10時，有：則輸出電壓VO的波形如圖所示：

練習(xí)2：1.A/D轉(zhuǎn)換的基本原理圖9.2.1模/數(shù)轉(zhuǎn)換器示意圖一、模/數(shù)轉(zhuǎn)換的基本原理ADC

若為n位ADC參考量，則◆通常A/D轉(zhuǎn)換位數(shù)n越大，誤差越小?！粢駻DC要將連續(xù)的模擬量轉(zhuǎn)換為離散的數(shù)字量，所以模擬量和數(shù)字量之間不是一一對應(yīng)的關(guān)系。顯然，ADC存在著固有的轉(zhuǎn)換誤差，這種誤差稱為量化誤差。其量化值為:◆要實(shí)現(xiàn)將連續(xù)變化的模擬量變?yōu)殡x散的數(shù)字量，需經(jīng)過四個步驟：采樣、保持、量化、編碼，一般前兩步由采樣-保持電路完成，量化和編碼由ADC完成。采樣保持量化編碼采樣-保持電路ADC0110..所謂采樣，即將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上離散的模擬量。采樣需遵循采樣定理（奈奎斯特采樣定理）。

一般，fs=(3~5)fi(max)所謂保持，即將樣值脈沖的幅度，也就是采樣期間的Vi(t)保持下來，直到下次采樣。采樣-保持的精度及性能極大地影響A/D轉(zhuǎn)換器的精度。通常將采樣器和保持電路總稱為采樣-保持電路。2.采樣-保持電路圖9.2.2采樣-保持電路及波形完成對信號的采樣。

1、當(dāng)時，模擬開關(guān)S閉合電路輸出保持采樣值不變。

2、當(dāng)

時，模擬開關(guān)S斷開完成對信號的采樣。

1、當(dāng)時，模擬開關(guān)S閉合電路輸出保持采樣值不變。

2、當(dāng)

時，模擬開關(guān)S斷開圖9.2.3集成采樣保持電路LF1983.量化與編碼將采樣－保持電路輸出的樣值電平歸一化到與之相接近的離散數(shù)字電平。量化把取樣電壓表示為某個最小數(shù)量單位的整數(shù)倍，這個最小數(shù)量單位叫量化單位，用△表示，顯然，△=1LSB。量化單位把量化的結(jié)果用代碼（可以是二進(jìn)制，也可以是其他進(jìn)制）表示出來。編碼將模擬電壓信號劃分為不同的量化等級時采用的方法不同，其量化誤差也不同。量化誤差代表的模擬電壓

代表的模擬電壓

圖9.2.4劃分量化電平的兩種不同方法的比較按輸入方式分并行輸出ADC串行輸出ADC4.

ADC的分類按轉(zhuǎn)換原理分并聯(lián)比較型ADC計(jì)數(shù)型ADC逐次漸近型ADCV-T變換型ADCV-F變換型ADC直接轉(zhuǎn)換型間接轉(zhuǎn)換型反饋比較型1.電路結(jié)構(gòu)圖1并聯(lián)比較型ADC電路圖量化單位：二、并聯(lián)比較型直接ADC無需采樣圖9.2.5并聯(lián)比較型ADC的電路結(jié)構(gòu)框圖比較器寄存器編碼器表9.2.1圖1電路的代碼轉(zhuǎn)換表思考：如何設(shè)計(jì)代碼轉(zhuǎn)換電路？輸入模擬電壓寄存器狀態(tài)（代碼轉(zhuǎn)換器輸入）數(shù)字量輸出（代碼轉(zhuǎn)換器輸出）vIQ7Q6Q5Q4Q3Q2Q1d1d2d300000000000000001001000001101000001110110001111100001111110101111111101111111111組合邏輯電路設(shè)計(jì)比較器寄存器編碼器優(yōu)先編碼器2.轉(zhuǎn)換精度和轉(zhuǎn)換速度

轉(zhuǎn)換速度非常快：從CLK信號上升沿算起，并聯(lián)比較型ADC完成一次轉(zhuǎn)換的時間只包括一級觸發(fā)器的翻轉(zhuǎn)時間和幾級門電路的傳輸延遲時間，通常為ns級。3.電路特點(diǎn)

優(yōu)點(diǎn)：*轉(zhuǎn)換速度快：如8位輸出的轉(zhuǎn)換時間可達(dá)50ns以下；*含有比較器和寄存器的ADC可不附加采樣-保持電路。缺點(diǎn)：*需要用很多的電壓比較器和觸發(fā)器：如n位二進(jìn)制代碼轉(zhuǎn)換器中應(yīng)當(dāng)有2n-1個電壓比較器和2n-1個觸發(fā)器，電路相當(dāng)龐大。1.工作原理反饋比較型ADC工作原理：取一個數(shù)字量加到DAC上，于是得到一個對應(yīng)的輸出模擬電壓。將這個模擬電壓和輸入的（采樣后保持下來的）模擬電壓信號相比較。若兩者不等，則調(diào)整所取的數(shù)字量，直到兩個模擬電壓相等為止，最后所取的這個數(shù)字量就是所求的轉(zhuǎn)換結(jié)果。反饋比較型ADC常采用計(jì)數(shù)型和逐次漸近型兩種方案。三、反饋比較型直接ADC2.計(jì)數(shù)型反饋比較型ADC圖9.2.6計(jì)數(shù)型ADC電路工作原理圖原理分析★優(yōu)點(diǎn)：電路非常簡單。

★缺點(diǎn)：轉(zhuǎn)換時間長。如當(dāng)輸出為n位二進(jìn)制數(shù)碼時，最長的轉(zhuǎn)換時間可達(dá)（2n-1）倍的時鐘信號周期。電路特點(diǎn)3.逐次漸近型反饋比較型ADC圖9.2.7逐次漸近型ADC電路工作原理圖原理分析具體電路100

10000010001103.逐次漸近型反饋比較型ADC圖9.2.7逐次漸近型ADC電路工作原理圖原理分析具體電路

0100011000100101

CP寄存器1100000005<6.842110000007.5>6.843101000006.25<6.844101100006.875>6.845101010006.5625<6.846101011006.71875<6.847101011106.796875<6.848101011116.8359375

1000◆優(yōu)點(diǎn)：★轉(zhuǎn)換速度雖比并聯(lián)比較型ADC低，卻比計(jì)數(shù)型ADC快得多。如n位逐次漸近型ADC完成一次轉(zhuǎn)換所需的時間僅為（n+2）個時鐘信號周期的時間?！镏鸫螡u近型ADC的電路規(guī)模比并聯(lián)比較型小得多?！镏鸫螡u近型ADC是目前集成ADC產(chǎn)品中用得最多的一種電路。電路特點(diǎn)并行輸出的數(shù)字量D對應(yīng)的8位二進(jìn)制數(shù)為：01001101一次轉(zhuǎn)換所需的時間：t=(8+2)TCP=10TCP應(yīng)用示例目前使用的間接ADC大多都屬于電壓-時間變換型（V-T變換型）和電壓-頻率變換型（V-F變換型）兩類。在V-T變換型ADC中，首先將輸入的模擬電壓信號轉(zhuǎn)換成與之成正比的時間寬度信號，然后在這個時間寬度里對固定頻率的時鐘脈沖計(jì)數(shù)，計(jì)數(shù)結(jié)果就是正比于輸入模擬電壓的數(shù)字信號。四、V-T間接變換型ADC1.

V-T變換（雙積分）型ADC的工作原理

圖9.2.8V-T變換型ADC電路結(jié)構(gòu)示意圖結(jié)構(gòu)框圖采樣階段：T1

定時采樣T2

定速比較比較階段：

2.電路特點(diǎn)雙積分型A/D轉(zhuǎn)換器的優(yōu)點(diǎn)：★最突出的優(yōu)點(diǎn)是工作性能比較穩(wěn)定。表現(xiàn)在：只要在兩次積分期間R、C的參數(shù)相同，則轉(zhuǎn)換結(jié)果與R、C的參數(shù)無關(guān)；在取T1=NTC的情況下轉(zhuǎn)換結(jié)果與時鐘信號周期無關(guān)。所以完全可以用精度比較低的元器件制成精度很高的雙積分型A/D轉(zhuǎn)換器?！锪硪粋€優(yōu)點(diǎn)是抗干擾能力比較強(qiáng)。因?yàn)檗D(zhuǎn)換器的輸入端使用了積分器，所以對平均值為零的各種噪聲有很強(qiáng)的抑制能力。在積分時間等于交流電網(wǎng)周期的整數(shù)倍時，能有效地抑制來自電網(wǎng)的工頻干擾。完成最長一次轉(zhuǎn)換所需的時間為：Tmax=(2n+1-1)×Tcp

，轉(zhuǎn)換速度一般都在每秒幾十次以內(nèi)。雙積分型A/D轉(zhuǎn)換器的缺點(diǎn)：工作速度低。影響雙積分型A/D轉(zhuǎn)換器轉(zhuǎn)換精度的主要因素：★計(jì)數(shù)器的位數(shù)；★比較器的靈敏度；★運(yùn)算放大器和比較器的零點(diǎn)漂移；★積分電容的漏電；★時鐘頻率的瞬時波動：多采用晶振作脈沖源；等等。1.

ADC轉(zhuǎn)換精度五、ADC的主要技術(shù)指標(biāo)

分辨率是指引起輸出二進(jìn)制數(shù)字量最低位變化一個數(shù)碼時，輸入模擬量的最小變化量。1.

ADC轉(zhuǎn)換精度五、ADC的主要技術(shù)指標(biāo)

分辨率是指引起輸出二進(jìn)制數(shù)字量最低位變化一個數(shù)碼時，輸入模擬量的最小變化量。轉(zhuǎn)換誤差通常以輸出誤差最大值的形式給出，它表示實(shí)際輸出的數(shù)字量和理論上應(yīng)有的輸出數(shù)字量之間的差別，一般多以最低有效位的倍數(shù)給出，有時也用滿量程的百分?jǐn)?shù)給出轉(zhuǎn)換誤差。注：ADC的轉(zhuǎn)換精度與電源電壓和環(huán)境溫度有關(guān)。2.轉(zhuǎn)換速度ADC的轉(zhuǎn)