數(shù)字電路與邏輯設(shè)計(jì)課件：時(shí)序邏輯電路

時(shí)序邏輯電路5.1時(shí)序邏輯電路5.2同步時(shí)序邏輯電路的分析方法5.3異步時(shí)序邏輯電路的分析方法5.4同步時(shí)序邏輯電路的設(shè)計(jì)方法5.5中規(guī)模集成計(jì)數(shù)器5.6集成寄存器和移位寄存器5.7中規(guī)模時(shí)序電路的綜合應(yīng)用5.1時(shí)序邏輯電路概述5.1.1時(shí)序邏輯電路的結(jié)構(gòu)邏輯電路從結(jié)構(gòu)和功能上可分為組合邏輯電路和時(shí)序邏輯電路兩類。在組合邏輯電路中，任一時(shí)刻的輸出僅與該時(shí)刻輸入變量的取值有關(guān)，而與輸入變量的歷史情況無關(guān)；而在時(shí)序邏輯電路中，任一時(shí)刻的輸出不僅與該時(shí)刻輸入變量的取值有關(guān)，還與電路當(dāng)前狀態(tài)（由過去輸入情況決定）有關(guān)。前面介紹的觸發(fā)器就是最簡單的時(shí)序邏輯電路。圖5-1-1時(shí)序邏輯電路的結(jié)構(gòu)框圖圖5-1-1為時(shí)序邏輯電路的一般結(jié)構(gòu)圖。與組合邏輯電路相比，時(shí)序邏輯電路有兩個(gè)特點(diǎn)：（1）時(shí)序邏輯電路包含組合邏輯電路和存儲電路兩部分，存儲電路具有記憶（存儲）功能，由觸發(fā)器組成；（2）存儲電路的狀態(tài)反饋到組合邏輯電路的輸入端，與外部輸入信號共同決定組合邏輯電路的輸出。

在圖5-1-1時(shí)序邏輯電路的結(jié)構(gòu)框圖中，X（x1,x2,…,xn）為外部輸入信號；Q（q1,q2,…,qj）為存儲電路的狀態(tài)輸出，也是組合邏輯電路的內(nèi)部輸入；Z（z１,z2,…,zm）為外部輸出信號；Y（y1,y2,…,yk）為存儲電路的激勵信號，也是組合邏輯電路的內(nèi)部輸出。觸發(fā)器是時(shí)序邏輯電路的核心部分，觸發(fā)器的輸出狀態(tài)Q與外部輸入信號X通過組合邏輯電路共同決定外部輸出Z和觸發(fā)器的輸入Y；在時(shí)鐘信號Clk的控制下，Y決定了觸發(fā)器的狀態(tài)變化。對于存儲電路中的觸發(fā)器，每一位輸出qi(i=1,2,…，j)稱為一個(gè)狀態(tài)變量，j個(gè)狀態(tài)變量可以組成2j個(gè)不同的狀態(tài)，觸發(fā)器狀態(tài)變量的不同取值反映了時(shí)序電路對于輸入變量的記憶情況，即不同的狀態(tài)代表不同的輸入變量的歷史。在時(shí)序邏輯電路中，為了表示電路的時(shí)間關(guān)系，時(shí)刻t的外輸出用Zn表示，該時(shí)刻的外部輸入用Xn表示，觸發(fā)器的當(dāng)前狀態(tài)用Qn

表示（也稱現(xiàn)態(tài)）。而t+1時(shí)刻的狀態(tài)稱為下一狀態(tài)（也稱為次態(tài)）用Qn+1表示。為了書寫方便，常略去符號右上角的n,時(shí)序邏輯電路的四組信號之間的邏輯關(guān)系可用以下三個(gè)方程組來描述：

其中，式(5-1-1)稱為輸出方程，式(5-1-2)稱為觸發(fā)器激勵方程（或輸入方程），式(5-1-3)稱為狀態(tài)方程（也稱次態(tài)方程）。以上三個(gè)方程可寫為下面的形式：

從以上關(guān)系式不難看出：時(shí)序邏輯電路某時(shí)刻的輸出Z不但與該時(shí)刻的外部輸入X有關(guān)系，還與當(dāng)前時(shí)刻的狀態(tài)Q有關(guān)；而時(shí)序邏輯電路的下一狀態(tài)Qn+1同樣由X和Q決定。時(shí)序邏輯電路的工作過程實(shí)質(zhì)上就是在不同的輸入條件下，觸發(fā)器的狀態(tài)不斷改變的過程。

從以上關(guān)系式不難看出：時(shí)序邏輯電路某時(shí)刻的輸出Zn決定于該時(shí)刻的外部輸入Xn和內(nèi)部狀態(tài)Qn；而時(shí)序邏輯電路的下一狀態(tài)Qn+1同樣決定于Xn和Qn。時(shí)序邏輯電路的工作過程實(shí)質(zhì)上就是在不同的輸入條件下，內(nèi)部狀態(tài)不斷更新的過程。以上三個(gè)方程人們習(xí)慣寫成如下形式：5.1.2時(shí)序邏輯電路的分類時(shí)序邏輯電路按狀態(tài)變化的特點(diǎn)，可分為同步時(shí)序電路和異步時(shí)序電路。在同步時(shí)序電路中，所有觸發(fā)器的狀態(tài)變化是在同一時(shí)鐘信號控制下同時(shí)發(fā)生的，即各觸發(fā)器的狀態(tài)改變同步完成。如圖5-1-2所示的電路是同步邏輯時(shí)序電路,該電路中的所有觸發(fā)器的時(shí)鐘信號輸入端都連接到同一個(gè)時(shí)鐘Clk信號。在異步時(shí)序電路中，各觸發(fā)器不使用同一個(gè)時(shí)鐘脈沖信號控制，各觸發(fā)器狀態(tài)的轉(zhuǎn)換是非同時(shí)（異步）完成的。圖5-1-2同步時(shí)序電路圖5-1-3異步十進(jìn)制計(jì)數(shù)器電路如圖5-1-3所示的異步十進(jìn)制加法計(jì)數(shù)器，電路的特點(diǎn)是各觸發(fā)器Clk端的輸入時(shí)鐘信號各不相同，因此，各觸發(fā)器狀態(tài)的轉(zhuǎn)換是異步完成的。時(shí)序電路按輸出信號的特點(diǎn)又可以分為米里（Mealy）型和摩爾(Moore)型時(shí)序電路兩種。Mealy型時(shí)序電路的輸出函數(shù)為Z=F(X，Q)，即某時(shí)刻的輸出決定于該時(shí)刻的外部輸入X和內(nèi)部狀態(tài)Q，如圖5-1-2所示的電路就是米里型同步時(shí)序電路，其輸出中包含外部輸入X。Moore型時(shí)序電路的輸出只取決當(dāng)前的狀態(tài)Q，而與外部輸入X無關(guān)，其輸出函數(shù)表示為Z=F(Q)，輸出函數(shù)中不包含外部輸入X。如果某時(shí)序電路沒有外部輸入或外部輸出，則為Moore型時(shí)序電路。如圖5-1-3所示的電路就是摩爾型異步時(shí)序電路，其輸出，該電路沒有外部輸入。時(shí)序電路的類型不同，分析與設(shè)計(jì)的方法會有所不同。對于同步時(shí)序電路的分析和設(shè)計(jì)主要用三個(gè)方程組（即輸出方程、激勵方程和狀態(tài)方程）、狀態(tài)轉(zhuǎn)移表、狀態(tài)圖或時(shí)序波形圖來描述。這些描述方法的具體運(yùn)用將在分析和設(shè)計(jì)的舉例中詳細(xì)討論。5.2同步時(shí)序邏輯電路的分析方法5.2.1同步時(shí)序邏輯電路的一般分析過程由于同步時(shí)序電路中所有觸發(fā)器都是在同一個(gè)時(shí)鐘信號控制下工作的，分析同步時(shí)序電路的關(guān)鍵在于確定給定電路的輸出方程、每一個(gè)觸發(fā)器的輸入方程和狀態(tài)方程。根據(jù)這三個(gè)方程組，就能夠求出在任何給定輸入變量的取值和觸發(fā)器的狀態(tài)下該電路的輸出和下一狀態(tài)。這樣時(shí)序電路的狀態(tài)轉(zhuǎn)移規(guī)律和邏輯功能也就能夠清晰的描述了。分析的一般步驟如下：①根據(jù)時(shí)序邏輯電路圖中的組合邏輯部分，求出輸出方程和各觸發(fā)器的輸入（激勵）方程。②根據(jù)已求出的觸發(fā)器的輸入方程和所用觸發(fā)器的特征方程，獲得時(shí)序電路的狀態(tài)方程。③根據(jù)時(shí)序電路的狀態(tài)方程和輸出方程，建立狀態(tài)轉(zhuǎn)移表，進(jìn)而可以畫出狀態(tài)圖和時(shí)序波形圖。④描述電路的邏輯功能。同步時(shí)序電路的分析步驟流程圖如圖5-2-1所示。分析同步時(shí)序電路的目的，一方面是掌握同步時(shí)序電路的基本分析方法，另一方面是學(xué)習(xí)一些典型的同步時(shí)序電路的功能與含義。圖5-2-1同步時(shí)序電路分析步驟流程圖5.2.2同步時(shí)序邏輯電路分析舉例【例5-2-1】分析圖5-2-2所示Moore型同步時(shí)序電路的邏輯功能。

圖5-2-2例5-2-1電路圖解：

①寫出輸出方程和觸發(fā)器的輸入方程輸出方程：JK觸發(fā)器FF0輸入方程：JK觸發(fā)器FF1輸入方程：JK觸發(fā)器FF2輸入方程：②

寫狀態(tài)方程圖5-2-2時(shí)序電路中使用的是JK觸發(fā)器，將三個(gè)觸發(fā)器的輸入方程分別代入JK觸發(fā)器的特征方程

可得觸發(fā)器的狀態(tài)方程分別為FF0的狀態(tài)方程：FF1的狀態(tài)方程：FF2的狀態(tài)方程：③

列狀態(tài)表，畫狀態(tài)圖該時(shí)序電路沒有外部輸入，其狀態(tài)表是在時(shí)鐘信號的控制下以現(xiàn)在的狀態(tài),為輸入變量，以次態(tài)和輸出Z作為輸出，由狀態(tài)方程和輸出方程可得出該電路的狀態(tài)表如表5-2-1所示。表5-2-1例5-2-1時(shí)序電路狀態(tài)表

由于該電路是Moore型時(shí)序電路，輸出只與現(xiàn)在的狀態(tài)有關(guān)，圖中每個(gè)圓圈內(nèi)標(biāo)注表示現(xiàn)態(tài)和相應(yīng)的輸出值，箭頭指向?yàn)闀r(shí)鐘Clk到來后的下一個(gè)狀態(tài)及其輸出，根據(jù)狀態(tài)方程和輸出方程或狀態(tài)表可直接畫出狀態(tài)圖如圖5-2-3所示。從圖中標(biāo)注Q2Q1Q0/Z可以看出，Moore型時(shí)序電路在已知當(dāng)前狀態(tài)時(shí)即可確定輸出Z，因此輸出放在表示狀態(tài)的圓圈內(nèi)。圖5-2-3例5-2-1狀態(tài)圖④畫波形圖。例5-2-1的完整時(shí)序波形圖如圖5-2-4所示。設(shè)第1個(gè)時(shí)鐘Clk下降沿到來前Q2Q1Q0的初始狀態(tài)為000，從表5-2-1狀態(tài)表中查出，第1個(gè)時(shí)鐘Clk的下降沿到來后的狀態(tài)將變?yōu)椋虼嗽诋嫴ㄐ螘r(shí)應(yīng)在第1個(gè)時(shí)鐘Clk下降沿到來后使Q2Q1Q0的波形為001；這樣第2個(gè)時(shí)鐘Clk下降沿到來前Q2Q1Q0的現(xiàn)態(tài)就為001，其次態(tài)，第2個(gè)時(shí)鐘Clk下降沿到來后Q2Q1Q0的波形就為010。以此類推，即可以畫出Q2Q1Q0的整體波形。外部輸出Z=Q2Q1Q0，按照Q2Q1Q0的波形就可以畫出Z的波形。注意，輸出表達(dá)式是組合邏輯表達(dá)式，與時(shí)鐘Clk沒有關(guān)系。圖5-2-4例5-2-1時(shí)序波形⑤邏輯功能分析。從狀態(tài)轉(zhuǎn)移圖5-2-3可以看出：該電路在無外部輸入信號時(shí)，在時(shí)鐘Clk的控制下電路的狀態(tài)轉(zhuǎn)移按000→001→010→011→100→101→110→111→000的規(guī)律循環(huán)。循環(huán)中的狀態(tài)是每來一個(gè)時(shí)鐘Clk狀態(tài)的二進(jìn)制數(shù)值就加1，因此，該電路功能是模8加1計(jì)數(shù)器。輸出Z為進(jìn)位標(biāo)志，當(dāng)模8加1計(jì)數(shù)器計(jì)到狀態(tài)111時(shí)Z=1。計(jì)數(shù)器是數(shù)字系統(tǒng)中應(yīng)用最廣泛的時(shí)序邏輯部件之一，它不僅可以用來計(jì)數(shù)、分頻，還可以對系統(tǒng)進(jìn)行定時(shí)、順序控制等。計(jì)數(shù)器的主要功能是累計(jì)輸入脈沖的個(gè)數(shù)。計(jì)數(shù)器是一個(gè)周期性的時(shí)序電路，其狀態(tài)圖有一個(gè)閉合環(huán)，閉合環(huán)循環(huán)一次所需要的時(shí)鐘脈沖的個(gè)數(shù)稱為計(jì)數(shù)器的模值，一般用M表示。由n個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器，其模值M一般應(yīng)滿足：。?！纠?-2-2】分析圖5-2-5所示同步時(shí)序電路的邏輯功能。

圖5-2-5例5-2-2電路圖

D2=Q1,D1=Q0，Z2=Q2，

Z1=Q1,Z0=Q0

解：

①求輸出方程和激勵方程。②求狀態(tài)方程。③列狀態(tài)表，畫狀態(tài)圖。由狀態(tài)方程可得出該電路的狀態(tài)表如表5-2-2所示。表5-2-2例5-2-2時(shí)序邏輯電路狀態(tài)表由狀態(tài)表作出該電路的狀態(tài)圖如圖5-2-6所示。由狀態(tài)圖可見：100，010，001這三個(gè)狀態(tài)構(gòu)成了閉合回路。電路正常工作時(shí)，狀態(tài)總是按這個(gè)序列循環(huán)變化，這三個(gè)狀態(tài)稱為有效狀態(tài)，有效狀態(tài)所在的閉合回路也稱為有效循環(huán)。其余5個(gè)沒有在有效循環(huán)中的狀態(tài)稱為無效狀態(tài)。如果在一個(gè)時(shí)序電路中所有的無效狀態(tài)經(jīng)過一定的時(shí)鐘周期都能進(jìn)入有效循環(huán)，則稱該時(shí)序電路具有自啟動能力，否則時(shí)序電路不能自啟動。圖5-2-6例5-2-2狀態(tài)圖④畫波形圖。根據(jù)狀態(tài)圖中的有效循環(huán)狀態(tài)，可畫出波形圖如圖5-2-7所示。圖5-2-7例5-2-2波形圖⑤邏輯功能分析。由波形圖圖5-2-7可以看出，當(dāng)電路正常工作時(shí)，各輸出端依次輪流出現(xiàn)正脈沖，其脈沖寬度等于一個(gè)Clk周期T，循環(huán)周期為3T。從狀態(tài)圖5-2-6分析，有效循環(huán)有3個(gè)有效狀態(tài)，因此該電路的功能也是一個(gè)模3計(jì)數(shù)器，其特點(diǎn)是“1”在三個(gè)觸發(fā)器中循環(huán)，因此是一種特殊的計(jì)數(shù)器，稱為環(huán)形計(jì)數(shù)器。另外，從時(shí)序波形分析還可以看出，該電路在Clk脈沖作用下，把寬度為T的脈沖依次分配給Q2、Q1和Q0各端輸出，因此，該電路功能也可以稱為是一個(gè)脈沖分配器。例5-2-3分析圖5-2-8所示Mealy型同步時(shí)序邏輯電路的功能。圖5-2-8例5-2-3電路圖解：①寫出輸出方程和觸發(fā)器的輸入方程輸出方程：D觸發(fā)器FF0輸入方程：D觸發(fā)器FF1輸入方程：②寫出狀態(tài)方程將D觸發(fā)器輸入方程分別代入D觸發(fā)器的特征方程可得FF0狀態(tài)方程：FF1狀態(tài)方程：③

列狀態(tài)表，畫狀態(tài)圖由輸出方程可知該時(shí)序電路為Mealy型時(shí)序電路。輸出方程和狀態(tài)方程均是以外部輸入x、內(nèi)部狀態(tài)Q1和Q0為輸入變量的，因此，狀態(tài)轉(zhuǎn)移真值表輸入為x、Q1、Q0，輸出為次態(tài)

和Z，如表5-2-3所示。把狀態(tài)轉(zhuǎn)移真值表中的每一個(gè)輸出用卡諾圖表示，并合并為一個(gè)卡諾圖，即可得到如表5-2-4所示的狀態(tài)表形式，其中和輸出Z表示成/Z。

表5-2-3狀態(tài)轉(zhuǎn)移真值表表5-2-4狀態(tài)表由狀態(tài)表5-2-3或表5-2-4可直接作出狀態(tài)轉(zhuǎn)移圖如圖5-2-9所示，圖中每個(gè)圓圈內(nèi)表明了電路的一個(gè)狀態(tài)，轉(zhuǎn)移箭頭線上標(biāo)注x/Z表示狀態(tài)轉(zhuǎn)移的外部輸入條件和相應(yīng)的輸出值。從圖中標(biāo)注可以看出，Mealy型時(shí)序電路只有在已知當(dāng)前狀態(tài)和外部輸入X時(shí)才能確定輸出Z，因此輸出放在表示狀態(tài)轉(zhuǎn)移方向的曲線上。圖5-2-9狀態(tài)轉(zhuǎn)移圖

圖5-2-10例5-2-3時(shí)序波形圖⑤邏輯功能分析從狀態(tài)轉(zhuǎn)移圖5-2-9可以看出：當(dāng)初始狀態(tài)為00時(shí)，外部輸入x=0時(shí)，時(shí)鐘Clk到來后狀態(tài)轉(zhuǎn)移00→00表示狀態(tài)不變,輸出Z=0；在狀態(tài)為00時(shí)，外部輸入x=1時(shí)狀態(tài)轉(zhuǎn)移00→01，此時(shí)的01狀態(tài)表示記憶x已經(jīng)輸入了一個(gè)1，輸出Z=0；在狀態(tài)為01時(shí)，外部輸入x=1時(shí)狀態(tài)轉(zhuǎn)移01→10，10狀態(tài)表示記憶x已經(jīng)連續(xù)輸入了兩個(gè)1,輸出Z=0；在狀態(tài)為10時(shí)，外部輸入x=0時(shí)狀態(tài)轉(zhuǎn)移10→11，11狀態(tài)表示在x連續(xù)輸入了兩個(gè)1后接著輸入一個(gè)0，此時(shí)輸出Z=1；狀態(tài)轉(zhuǎn)移按00→01→10→11的過程表示輸入x在連續(xù)的三個(gè)時(shí)鐘到來前輸入了110序列。在狀態(tài)為01時(shí)，外部輸入x=0時(shí)狀態(tài)轉(zhuǎn)移01→00，表示回到初始狀態(tài)，輸出Z=0；在狀態(tài)為10時(shí)，外部輸入x=1時(shí)狀態(tài)轉(zhuǎn)移10→10，表示盡管X已經(jīng)輸入了連續(xù)3個(gè)1，但是，只記憶后兩個(gè)1；在狀態(tài)為11時(shí)，外部輸入x=0時(shí)狀態(tài)轉(zhuǎn)移11→00，表示回到初始狀態(tài)，輸出Z=0，外部輸入x=1時(shí)狀態(tài)轉(zhuǎn)移11→01，表示回到輸入了一個(gè)1的狀態(tài)，輸出Z=0。外輸出Z只有在輸入為110序列時(shí)Z=1，其余Z=0。所以，該電路是一個(gè)輸入為110序列的檢測電路。由于時(shí)序電路具有記憶的功能，因此可以用狀態(tài)的不同來表示輸入序列的情況，當(dāng)輸入的序列是特定的序列時(shí)，就用輸出標(biāo)志Z指示出來。以上三個(gè)同步時(shí)序電路的分析實(shí)例詳細(xì)給出了同步時(shí)序電路的分析過程，并給出了時(shí)序電路的自啟動概念，以及Moore型和Mealy型時(shí)序電路狀態(tài)轉(zhuǎn)移圖中輸出Z的位置。5.3異步時(shí)序邏輯電路的分析方法異步時(shí)序電路與同步時(shí)序電路的區(qū)別是電路中各觸發(fā)器的時(shí)鐘輸入不是來自同一個(gè)時(shí)鐘信號，因此，各觸發(fā)器的狀態(tài)轉(zhuǎn)換不是同步完成的。在異步時(shí)序電路中，每次電路狀態(tài)發(fā)生轉(zhuǎn)換時(shí)并不是所有觸發(fā)器都有觸發(fā)信號。對每一個(gè)觸發(fā)器的特征方程必須加入觸發(fā)時(shí)鐘信號，只有那些有時(shí)鐘信號的觸發(fā)器才需要用特征方程去計(jì)算次態(tài)，而沒有時(shí)鐘信號的觸發(fā)器將保持原來的狀態(tài)不變。因此，在分析異步時(shí)序電路時(shí)還需要找出每次電路狀態(tài)轉(zhuǎn)換時(shí)哪些觸發(fā)器有時(shí)鐘信號，哪些觸發(fā)器沒有時(shí)鐘信號?？梢?，異步時(shí)序電路的分析方法和同步時(shí)序電路的分析方法有所不同。由于異步時(shí)序電路中每個(gè)觸發(fā)器不是同時(shí)翻轉(zhuǎn)，使得異步時(shí)序電路的功耗相對較低，而且構(gòu)成的異步計(jì)數(shù)器的電路結(jié)構(gòu)比同樣特性的同步計(jì)數(shù)器相對簡單。但是，其缺點(diǎn)是分析方法比同步時(shí)序電路復(fù)雜。下面通過一個(gè)舉例來了解異步時(shí)序電路的分析方法和步驟。圖5-3-1異步時(shí)序電路【例5-3-1】分析圖5-3-1所示異步時(shí)序電路的邏輯功能。表5-3-1狀態(tài)表④邏輯功能分析從狀態(tài)表或狀態(tài)圖都可以看出，該電路是一個(gè)模八加法計(jì)數(shù)器，也稱八進(jìn)制加法計(jì)數(shù)器。5.4同步時(shí)序邏輯電路的設(shè)計(jì)方法圖5-4-1同步時(shí)序電路設(shè)計(jì)過程時(shí)序電路的設(shè)計(jì)就是根據(jù)邏輯設(shè)計(jì)命題的描述，選擇適當(dāng)?shù)倪壿嬈骷?，把語言描述的功能轉(zhuǎn)換成符合設(shè)計(jì)要求的狀態(tài)圖或狀態(tài)表，從而設(shè)計(jì)出合理的時(shí)序邏輯電路。同步時(shí)序電路的一般設(shè)計(jì)流程如圖5-4-1所示。圖5-4-1的同步時(shí)序電路的一般設(shè)計(jì)流程圖中各步驟說明如下：①根據(jù)設(shè)計(jì)要求確定輸入、輸出變量和可能的狀態(tài)數(shù)目，建立原始狀態(tài)圖和原始狀態(tài)表，這是時(shí)序電路設(shè)計(jì)中關(guān)鍵的一步。為了充分反應(yīng)設(shè)計(jì)要求，因此可能會包含多余狀態(tài)，所以稱為原始狀態(tài)圖和原始狀態(tài)表。如果設(shè)計(jì)要求中已經(jīng)給出了二進(jìn)制狀態(tài)表或狀態(tài)圖，則可以直接跳到步驟④。②根據(jù)一定的狀態(tài)化簡規(guī)則，從原始狀態(tài)圖或原始狀態(tài)表中去掉多余狀態(tài)，得到最簡狀態(tài)圖或狀態(tài)表。用最少的狀態(tài)就是用最少的觸發(fā)器實(shí)現(xiàn)邏輯設(shè)計(jì)。設(shè)最少的觸發(fā)器的個(gè)數(shù)為n，因?yàn)閚個(gè)觸發(fā)器有個(gè)狀態(tài)組合，如果有M個(gè)狀態(tài)，則M與n一般應(yīng)滿足：。③狀態(tài)分配，即用二進(jìn)制數(shù)對狀態(tài)進(jìn)行編碼，狀態(tài)編碼的方法不同，將會導(dǎo)致設(shè)計(jì)的電路復(fù)雜程度不同，合適的編碼可以獲得簡單的設(shè)計(jì)電路。④根據(jù)二進(jìn)制分配的狀態(tài)圖或狀態(tài)表畫卡諾圖，分別導(dǎo)出觸發(fā)器的次態(tài)表達(dá)式。⑤自啟動檢查。一般的時(shí)序電路設(shè)計(jì)時(shí)，如果狀態(tài)轉(zhuǎn)移圖中有效狀態(tài)數(shù)目為M，所需觸發(fā)器的個(gè)數(shù)為n。當(dāng)時(shí)，則有個(gè)多余狀態(tài)（即無效狀態(tài)）。檢查自啟動，就是根據(jù)④中所得到的所有觸發(fā)器的次態(tài)表達(dá)式，檢查K個(gè)無效狀態(tài)是否可以經(jīng)過一定的時(shí)鐘周期后能夠進(jìn)入有效狀態(tài)。能夠自啟動的時(shí)序電路才有實(shí)際使用的價(jià)值，否則，回到④，根據(jù)卡諾圖重寫新的次態(tài)表達(dá)式，重復(fù)前面自啟動檢查過程，直到電路能夠自啟動為止。⑥根據(jù)設(shè)計(jì)要求選擇觸發(fā)器，根據(jù)所選觸發(fā)器類型以及⑤中的次態(tài)方程，寫出每個(gè)觸發(fā)器的輸入（激勵）函數(shù)，以及電路的輸出函數(shù)。⑦畫時(shí)序邏輯電路圖。根據(jù)所選觸發(fā)器類型畫出所需數(shù)量的觸發(fā)器，將觸發(fā)時(shí)鐘信號統(tǒng)一連接到Clk上，完成存儲電路部分；根據(jù)觸發(fā)器激勵方程和電路輸出方程畫出組合邏輯電路部分。在實(shí)際設(shè)計(jì)過程中，對于某些比較典型的同步時(shí)序電路，從命題要求就可以直接列出二進(jìn)制狀態(tài)表，而不需要經(jīng)過建立原始狀態(tài)圖或狀態(tài)表、狀態(tài)化簡和狀態(tài)分配這幾個(gè)步驟，這樣的設(shè)計(jì)稱為給定狀態(tài)設(shè)計(jì)，如圖5-4-1中虛線所示，直接完成④后面的步驟。對給定狀態(tài)的設(shè)計(jì)下面通過一個(gè)例子來說明其設(shè)計(jì)過程?！纠?-4-1】按下面的要求完成模值為4的同步可逆計(jì)數(shù)器設(shè)計(jì)?？赡嬗?jì)數(shù)器的加減控制信號為X，當(dāng)X=0時(shí)為加1計(jì)數(shù)器，計(jì)數(shù)狀態(tài)循環(huán)過程是00→01→10→11→00；當(dāng)X=1時(shí)為減1計(jì)數(shù)器，計(jì)數(shù)狀態(tài)循環(huán)過程是00→11→10→01→00。Z為進(jìn)位和借位輸出標(biāo)志，即當(dāng)X=0且加1計(jì)數(shù)器狀態(tài)為11時(shí)Z=1，當(dāng)X=1且減1計(jì)數(shù)器狀態(tài)為00時(shí)Z=1。試分別用D觸發(fā)器和JK觸發(fā)器實(shí)現(xiàn)該可逆計(jì)數(shù)器設(shè)計(jì)，并畫出電路圖。解：①根據(jù)設(shè)計(jì)命題的描述確定輸入、輸出變量和可能的狀態(tài)數(shù)目一個(gè)輸入變量X，一個(gè)輸出變量Z，00、01、10和11共4個(gè)狀態(tài)，每個(gè)狀態(tài)包含兩位二進(jìn)制數(shù)，故可用兩個(gè)觸發(fā)器FF1和FF0的兩個(gè)狀態(tài)Q1Q0表示。②列出二進(jìn)制狀態(tài)轉(zhuǎn)移真值表題目要求中已經(jīng)給出可逆計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移關(guān)系，根據(jù)設(shè)計(jì)命題的描述列出狀態(tài)轉(zhuǎn)移真值如表5-3-2所示。表5-3-1例5-4-1狀態(tài)表③根據(jù)狀態(tài)轉(zhuǎn)移真值表，導(dǎo)出卡諾圖根據(jù)二進(jìn)制狀態(tài)轉(zhuǎn)移真值表畫出

、和Z的卡諾圖分別如圖5-4-2（a）、（b）和（c）所示，并圈卡諾圈化簡。圖5-4-2卡諾圖④檢查自啟動因?yàn)樵撛O(shè)計(jì)命題共有4個(gè)狀態(tài)，用兩個(gè)觸發(fā)器實(shí)現(xiàn)時(shí)無多余的狀態(tài)，所以，可以自啟動。⑤根據(jù)選擇的觸發(fā)器，寫出激勵函數(shù)和輸出函數(shù)1）選用D觸發(fā)器實(shí)現(xiàn)邏輯電路設(shè)計(jì)由前面的分析可知本設(shè)計(jì)包括一個(gè)外部輸入X、一個(gè)外部輸出Z，并需要兩個(gè)D觸發(fā)器。因此，根據(jù)圖5-1-1所示的時(shí)序邏輯電路結(jié)構(gòu)圖，可以畫出存儲電路部分由兩個(gè)D觸發(fā)器所實(shí)現(xiàn)的同步時(shí)序電路的結(jié)構(gòu)如圖5-4-3所示。圖5-4-3存儲電路部分由兩個(gè)D觸發(fā)器構(gòu)成的時(shí)序電路結(jié)構(gòu)由圖5-4-3可知，組合邏輯電路部分的輸入為X、Q0和Q1，輸出為Z、D0和D1。只要得到Z、D0和D1的表達(dá)式即可完成該時(shí)序電路的設(shè)計(jì)，其中Z為電路的輸出方程，D0和D1的表達(dá)式為兩個(gè)D觸發(fā)器的激勵方程。在寫出激勵函數(shù)和輸出函數(shù)前，對卡諾圖圖5-4-2（a）、（b）進(jìn)行卡諾圖化簡，寫出和的表達(dá)式為

根據(jù)圖5-4-2（c）所示，寫出輸出函數(shù)為2）選用JK觸發(fā)器實(shí)現(xiàn)邏輯電路設(shè)計(jì)同理，根據(jù)圖5-1-1所示的時(shí)序邏輯電路結(jié)構(gòu)圖，可以畫出存儲電路部分由兩個(gè)JK觸發(fā)器所實(shí)現(xiàn)的同步時(shí)序電路的結(jié)構(gòu)分別如圖5-4-4（a）和（b）所示。（a）（b）圖5-4-4存儲電路部分由兩個(gè)JK觸發(fā)器構(gòu)成的時(shí)序電路結(jié)構(gòu)方法一：如圖5-4-4（a）虛線框所示，首先由JK觸發(fā)器實(shí)現(xiàn)D觸發(fā)器，即將J經(jīng)過一個(gè)非門連接到K端，J輸入端連接D輸入端，由JK觸發(fā)器的特征方程可得

因此，可以采用前面D觸發(fā)器實(shí)現(xiàn)邏輯電路的方法實(shí)現(xiàn)，此處不再贅述。

根據(jù)圖5-4-2（a）、（b）所示，寫出和的表達(dá)式為

⑤畫出時(shí)序邏輯電路圖根據(jù)所得到的激勵方程和輸出方程，完成整個(gè)電路的設(shè)計(jì)。選用D觸發(fā)器和JK觸發(fā)器實(shí)現(xiàn)的模4可逆計(jì)數(shù)器邏輯電路分別如圖5-4-5和圖5-4-6所示。圖5-4-6只給出5-4-4（b）實(shí)現(xiàn)方法，5-4-4（a）電路與圖5-4-5類似。圖5-4-5選用D觸發(fā)器實(shí)現(xiàn)的模4可逆計(jì)數(shù)器圖5-4-6選用JK觸發(fā)器實(shí)現(xiàn)的模4可逆計(jì)數(shù)器以上舉例只是給出了一個(gè)比較典型的已知電路狀態(tài)轉(zhuǎn)移圖的時(shí)序電路設(shè)計(jì)，對于一般的設(shè)計(jì)命題，總是從建立原始狀態(tài)圖和狀態(tài)表開始。5.4.1建立原始狀態(tài)圖或狀態(tài)表

根據(jù)設(shè)計(jì)命題要求初步畫出的狀態(tài)圖和狀態(tài)表，稱為原始狀態(tài)圖和原始狀態(tài)表，它們可能包含多余狀態(tài)。從文字描述的命題到原始狀態(tài)圖的建立往往沒有明顯的規(guī)律可循，因此，在時(shí)序電路設(shè)計(jì)中這是較關(guān)鍵的一步。畫原始狀態(tài)圖、列原始狀態(tài)表一般按下列步驟進(jìn)行：①分析題意，確定輸入、輸出變量。②設(shè)置狀態(tài)。首先確定有多少種信息需要記憶，然后對每一種需要記憶的信息設(shè)置一個(gè)狀態(tài)并用字母表示。③確定狀態(tài)之間的轉(zhuǎn)換關(guān)系，畫出原始狀態(tài)圖，列出原始狀態(tài)表。

【例5-4-2】建立“101”序列檢測器的原始狀態(tài)圖和原始狀態(tài)表。設(shè)該電路輸入變量為X，代表輸入串行序列；輸出變量為Z，當(dāng)檢測到輸入序列中出現(xiàn)“101”時(shí)Z=1。分別按下面的設(shè)計(jì)要求建立原始狀態(tài)圖和原始狀態(tài)表：

（1）設(shè)該電路為Mealy型時(shí)序電路，檢測的輸入序列可重疊時(shí)，輸入X和輸出Z之間的關(guān)系如下，將X和Z的這種關(guān)系稱為徑跡關(guān)系或徑跡表：X011010111011Z000010100010（2）設(shè)該電路為Mealy型時(shí)序電路，檢測的輸入序列不重疊時(shí)，輸入X和輸出Z之間的徑跡關(guān)系為:X011010111011Z000010000010（3）設(shè)該電路為Moore型時(shí)序電路，檢測的輸入序列可重疊時(shí)，輸入X和輸出Z之間的徑跡關(guān)系為:X011010111011Z000001010001解：①

分析題意，確定輸入變量和輸出變量由題可知，該電路的輸入變量為序列輸入X，輸出變量為檢測結(jié)果Z。

②

確定狀態(tài)數(shù)目以及每一個(gè)狀態(tài)的含義狀態(tài)是指需要記憶的信息或事件，由于狀態(tài)編碼還沒有確定，所以它用字母或符號來表示。根據(jù)題意，共需四個(gè)狀態(tài)，每一個(gè)狀態(tài)的含義設(shè)為：S0:初始狀態(tài)，表示電路還沒有收到一個(gè)有效的1。S1：表示電路收到了一個(gè)1的狀態(tài)。

S2：表示電路收到了10的狀態(tài)。

S3：表示電路收到了101的狀態(tài)。③畫狀態(tài)圖、列狀態(tài)表以每一個(gè)狀態(tài)作為現(xiàn)態(tài)，分析在各種輸入條件下電路應(yīng)轉(zhuǎn)向的新狀態(tài)和輸出。該電路有一個(gè)輸入變量X，因此，每個(gè)狀態(tài)都有兩個(gè)轉(zhuǎn)移方向（X=0或X=1），畫狀態(tài)圖時(shí)應(yīng)先從初始狀態(tài)S0出發(fā)。下面分別按題目中的設(shè)計(jì)要求建立原始狀態(tài)圖和原始狀態(tài)表：（1）Mealy型檢測電路，檢測的輸入序列可重疊使用當(dāng)電路處于S0狀態(tài)時(shí)，若輸入X=0，則輸出Z=0，電路保持S0狀態(tài)不變，表示還未收到過1；若輸入X=1，電路應(yīng)記住輸入了一個(gè)1（這可能是“101”序列的第一個(gè)1），因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S1，輸出Z=0。當(dāng)電路處于S1狀態(tài)時(shí)，若輸入X=0，電路應(yīng)記住收到了10的狀態(tài)（這可能是“101”序列中的“10”），因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S2，輸出Z=0；若輸入X=1，電路保持S1狀態(tài)不變，表示仍然收到的是1（這可能是“101”序列的第一個(gè)1），輸出Z=0。當(dāng)電路處于S2狀態(tài)時(shí)，若輸入X=0，因?yàn)?00不是有效的輸入序列（需要重新等待“101”序列的第一個(gè)1出現(xiàn)），電路應(yīng)回到S0狀態(tài)，因此，輸出Z=0；若輸入X=1，電路應(yīng)記住收到了101的狀態(tài)（正好出現(xiàn)了“101”序列），因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S3，此時(shí)輸出Z=1（由于是Mealy型電路，因此Z=1應(yīng)該出現(xiàn)在現(xiàn)態(tài)為S2狀態(tài)，且已知X=1的轉(zhuǎn)移曲線上，而曲線箭頭所指方向?yàn)樾聽顟B(tài)S3）。當(dāng)電路處于S3狀態(tài)時(shí)，若輸入X=0，因?yàn)?01后輸入0可以看成是有效的序列輸入10，前面的1被重復(fù)使用，這樣的序列稱為可重疊序列（即這里出現(xiàn)了可能是“101”序列中的新的“10”），此時(shí)，電路應(yīng)轉(zhuǎn)向S2狀態(tài)，輸出Z=0；若輸入X=1（這可能是新的“101”序列的第一個(gè)1），電路應(yīng)轉(zhuǎn)向S1狀態(tài)，輸出Z=0。根據(jù)以上描述，Mealy型電路，且檢測的輸入序列可重疊時(shí)的“101”序列檢測原始狀態(tài)圖如圖5-4-7所示，把狀態(tài)圖5-4-7轉(zhuǎn)換成狀態(tài)表如表5-4-1所示。圖5-4-7Mealy型檢測101序列可重疊原始狀態(tài)圖表5-4-1Mealy型檢測101序列可重疊原始狀態(tài)表（2）Mealy型檢測電路，檢測的輸入序列不重疊使用在建立檢測的輸入序列不重疊時(shí)的狀態(tài)圖的過程中，狀態(tài)轉(zhuǎn)移過程在S0、S1和S2狀態(tài)時(shí)都與重疊時(shí)的狀態(tài)圖相同，只有在S3狀態(tài)時(shí)不同。當(dāng)電路處于S3狀態(tài)時(shí)，若輸入X=0，因?yàn)?01后輸入0可以看成無新的有效序列1輸入（因?yàn)榍懊娴摹?01”最后的1不能重復(fù)使用，即不能作為新的“101”序列的第一個(gè)1使用），這樣電路應(yīng)轉(zhuǎn)回初始狀態(tài)S0，因此，輸出Z=0；若輸入X=1，有新的有效序列1輸入（這可能是新的“101”序列的第一個(gè)1），電路應(yīng)轉(zhuǎn)向S1狀態(tài)，輸出Z=0。根據(jù)以上描述，Mealy型電路，且輸入序列不重疊時(shí)的“101”序列檢測原始狀態(tài)圖如圖5-4-8所示，狀態(tài)表如表5-4-2所示。圖5-4-8Mealy型檢測101序列不重疊原始狀態(tài)圖表5-4-2Mealy型檢測101序列不重疊原始狀態(tài)表（3）Moore型檢測電路，檢測的輸入序列可重疊對于Moore型時(shí)序電路，由于輸出僅與狀態(tài)有關(guān)，而與輸入無關(guān)，該Moore型檢測電路在三個(gè)時(shí)鐘周期期間，只要電路存儲狀態(tài)為101，此時(shí)不論輸入X為0或1輸出都是Z=1（因此，Moore型輸出Z應(yīng)標(biāo)注在表示狀態(tài)的圓圈中）。而Mealy型檢測電路在二個(gè)時(shí)鐘周期期間，只要輸入序列為10，以后只有輸入為1時(shí)才有輸出Z=1（因此，Mealy型輸出Z與輸入X一起標(biāo)注在轉(zhuǎn)移曲線上）。由此可見，Moore型檢測電路比Mealy型檢測電路的輸出要多一個(gè)時(shí)鐘周期。當(dāng)電路處于S0狀態(tài)時(shí)，輸出Z=0。若輸入X=0，則電路保持S0狀態(tài)不變，表示還未收到過1；若輸入X=1，電路應(yīng)記住輸入了一個(gè)1（這可能是“101”序列的第一個(gè)1），因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S1。當(dāng)電路處于S1狀態(tài)時(shí)，輸出Z=0。若輸入X=0，電路應(yīng)記住收到了10的狀態(tài)，因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S2；若輸入X=1，電路保持S1狀態(tài)不變，表示仍然收到的是1。當(dāng)電路處于S2狀態(tài)時(shí)，輸出Z=0。若輸入X=0，因?yàn)?00不是有效的輸入序列，電路應(yīng)回到S0狀態(tài)，若輸入X=1，電路應(yīng)記住收到了101的狀態(tài)（但此時(shí)這個(gè)101還不是電路的狀態(tài)），電路應(yīng)轉(zhuǎn)向新狀態(tài)S3。當(dāng)電路處于S3狀態(tài)時(shí)，輸出Z=1（表示電路已經(jīng)存儲了101的狀態(tài)，并且101狀態(tài)為現(xiàn)態(tài)）。若輸入X=0，因?yàn)?01后輸入0可以看成是有效的序列輸入10，前面的1被重復(fù)使用，電路應(yīng)轉(zhuǎn)向S2狀態(tài)；若輸入X=1，電路應(yīng)轉(zhuǎn)向S1狀態(tài)。根據(jù)以上描述，Moore型電路，且檢測的輸入序列可重疊時(shí)的“101”序列檢測原始狀態(tài)圖如圖5-4-9所示，輸出放在表示狀態(tài)的圓圈內(nèi)，即表示輸出僅與當(dāng)前狀態(tài)有關(guān)，而與外部輸入無關(guān)。把狀態(tài)圖5-4-9轉(zhuǎn)換成狀態(tài)表如表5-4-3所示，從狀態(tài)表中也可以看出，輸出僅與現(xiàn)態(tài)有關(guān)。圖5-4-9Moore型檢測101序列可重疊原始狀態(tài)圖表5-4-3Moore型檢測101序列可重疊原始狀態(tài)表在Mealy型和Moore型原始狀態(tài)圖、原始狀態(tài)表的建立過程中，不難看出，它們具有相同的邏輯功能，但Moore型電路的輸出將比Mealy型電路要多一個(gè)時(shí)鐘周期。利用下一節(jié)狀態(tài)化簡方法可知，在Mealy型狀態(tài)圖5-4-7和圖5-4-8（或狀態(tài)表5-4-1和表5-4-2）中具有多余狀態(tài)，可進(jìn)行簡化。而Moore型狀態(tài)圖5-4-9（或表5-4-3）中無多余狀態(tài)，不能進(jìn)一步簡化，即Moore型結(jié)構(gòu)所需的狀態(tài)數(shù)多于Mealy型結(jié)構(gòu)?！纠?-4-3】建立一個(gè)余3碼誤碼檢測器的原始狀態(tài)圖。題意說明：設(shè)余3碼高位在前、低位在后串行地加到檢測器的輸入端。電路每接收一組4位代碼，即在收到第四位代碼時(shí)判斷一下所接收到的4位代碼是否是余3碼。若不是余3碼，則輸出為1（表示收到了錯(cuò)誤代碼），否則輸出為0（表示收到了余3碼），然后電路又回到初始狀態(tài)并開始接收下一組代碼。解：①

確定輸入變量和輸出變量輸入變量X為串行輸入余3碼，高位在前，低位在后；輸出變量Z為誤碼輸出。根據(jù)題意可知X和Z的徑跡關(guān)系為X011011111011000100001010Z000000010000000100010000②設(shè)置狀態(tài)該電路屬于串行碼組檢測，對輸入序列每四位一組進(jìn)行檢測后即回到初始狀態(tài)，以表示前一組代碼已檢測結(jié)束并準(zhǔn)備新的一組代碼的檢測。本命題的狀態(tài)圖采用樹形結(jié)構(gòu)，從初始狀態(tài)開始，每接收一位代碼便設(shè)置一個(gè)狀態(tài)。例如，電路處于初始狀態(tài)S0，收到余3碼的第一位（最高位），代碼可能是1，也可能是0。若為0，狀態(tài)轉(zhuǎn)到S1分支；若為1，狀態(tài)轉(zhuǎn)到S2分支。當(dāng)電路分別處于S1或S2狀態(tài)時(shí)，表示電路將接收第二位代碼，當(dāng)?shù)诙淮a到達(dá)，由S1派生出S3和S4分支，由S2派生出S5和S6分支。以此類推，若電路處于S7，表示已收到了輸入序列的高三位（余3碼的高三位）為000，因而，不論收到第四位數(shù)碼是0還是1，均應(yīng)回到S0狀態(tài)（一組代碼檢測結(jié)束），且都不是余3碼，輸出Z=1，表示收到的是錯(cuò)誤代碼。根據(jù)以上描述，可以畫出完整的狀態(tài)圖如圖5-4-10所示。圖5-4-10例5-4-3原始狀態(tài)圖5.4.2狀態(tài)化簡

在建立原始狀態(tài)圖和原始狀態(tài)表時(shí)，將重點(diǎn)放在正確地反映設(shè)計(jì)要求上，因而往往可能會多設(shè)置一些狀態(tài)，但狀態(tài)數(shù)目的多少將直接影響到所需觸發(fā)器的個(gè)數(shù)。對于具有M個(gè)狀態(tài)的時(shí)序電路來說，所需觸發(fā)器的個(gè)數(shù)n由下式?jīng)Q定：可見，狀態(tài)數(shù)目減少會使觸發(fā)器的數(shù)目減少并簡化電路。因此，狀態(tài)簡化的目的就是要消去多余狀態(tài)，以得到最簡狀態(tài)圖和最簡狀態(tài)表。1.狀態(tài)的等價(jià)

設(shè)Si和Sj是原始狀態(tài)表中的兩個(gè)狀態(tài)，若分別以Si和Sj為初始狀態(tài)，加入任意的輸入序列，電路均產(chǎn)生相同的輸出序列，即兩個(gè)狀態(tài)的轉(zhuǎn)移效果相同，則稱Si和Sj是等價(jià)狀態(tài)或等價(jià)狀態(tài)對，記作［SiSj］。凡是相互等價(jià)的狀態(tài)都可以合并成一個(gè)狀態(tài)。

在狀態(tài)表中判斷兩個(gè)狀態(tài)是否等價(jià)的具體條件如下：第一，在相同的輸入條件下都有相同的輸出。第二，在相同的輸入條件下次態(tài)也等價(jià)。這可能有三種情況：①次態(tài)相同;②次態(tài)交錯(cuò);③次態(tài)互為隱含條件。表5-4-4原始狀態(tài)表

例如，在表5-4-4所示的原始狀態(tài)表中，對于狀態(tài)S2和S5，當(dāng)輸入X=0時(shí)，輸出相同（輸出都為1），次態(tài)也相同（次態(tài)都為S5）；當(dāng)輸入X=1時(shí)，輸出相同（輸出都為0），次態(tài)也相同（次態(tài)都為S3）。即可以確定，若分別以S2和S5為初始狀態(tài)，加入任意的輸入序列，電路均產(chǎn)生相同的輸出序列。因此，狀態(tài)S2和S5為等價(jià)狀態(tài)，記作［S2S5］。再看S6和S7

兩個(gè)狀態(tài)。當(dāng)輸入X=1時(shí)，輸出相同，次態(tài)也相同；當(dāng)輸入X=0時(shí)，次態(tài)交錯(cuò)。這說明無論以S6還是以S7為初始狀態(tài)，在接收到輸入1以前將不斷地在S6和S7之間相互轉(zhuǎn)換，且保持輸出為1；一旦收到了輸入1，則都轉(zhuǎn)向S5。因此，從轉(zhuǎn)移效果來看它們是相同的，這兩個(gè)狀態(tài)等價(jià)，記作［S6S7］

對于S1和S3這兩個(gè)狀態(tài)，當(dāng)輸入X=1時(shí)，輸出相同，次態(tài)交錯(cuò)；當(dāng)輸入X=0時(shí)，輸出相同，次態(tài)分別是S2和S4，而S2和S4是否等價(jià)的隱含條件是S1和S3等價(jià)，這就是互為隱含條件的情況，其轉(zhuǎn)移效果也是相同的，所以S1和S3等價(jià)，S2和S4也等價(jià)，記作［S1S3］、［S2S4］。

等價(jià)狀態(tài)具有傳遞性：若Si和Sj等價(jià)，Si和Sk等價(jià)，則Sj和Sk也等價(jià)，記作［SjSk］。相互等價(jià)狀態(tài)的集合稱為等價(jià)類，凡不被其它等價(jià)類所包含的等價(jià)類稱為最大等價(jià)類。例如，根據(jù)等價(jià)狀態(tài)的傳遞性可知，若有［SiSj］和［SiSk］，則有［SjSk］，它們都稱為等價(jià)類，而只有［SiSjSk］才是最大等價(jià)類。另外，在狀態(tài)表中，若某一狀態(tài)和其它狀態(tài)都不等價(jià)，則其本身就是一個(gè)最大等價(jià)類。狀態(tài)表的化簡，實(shí)際就是尋找所有最大等價(jià)類，并將最大等價(jià)類合并，最后得到最簡狀態(tài)表。所以，表5-4-4中所有最大等價(jià)類為［S1S3］［S2S4S5］［S6S7］，化簡后的狀態(tài)表如表5-4-5所示。表5-4-5最簡狀態(tài)表表5-4-6原始狀態(tài)表2.隱含表化簡

1)作隱含表

隱含表格是一種二項(xiàng)比較的梯形表格，對于表5-4-6的原始狀態(tài)表其隱含表如圖5-4-11（a）所示。隱含表的縱坐標(biāo)為B、C、D、E、F、G六個(gè)狀態(tài)（缺頭A），橫坐標(biāo)為A、B、C、D、E、F六個(gè)狀態(tài)（少尾G），表中的每一個(gè)小格用來表示一個(gè)狀態(tài)對的等價(jià)比較情況，這種表格能保證每二個(gè)狀態(tài)進(jìn)行比較，而且可以逐步確定所有的等價(jià)狀態(tài)。

2)順序比較

對原始狀態(tài)表中的每一對狀態(tài)逐一比較，結(jié)果有三種情況：①狀態(tài)對肯定不等價(jià)，在小格內(nèi)填×。②狀態(tài)對肯定等價(jià)，在小格內(nèi)填√。③狀態(tài)是否等價(jià)取決于隱含條件是否滿足，則把隱含條件狀態(tài)對填入，作進(jìn)一步比較用。按上述規(guī)則將表5-4-7順序比較后，所得的隱含表如圖5-4-11（b）所示。圖5-4-11隱含表簡化狀態(tài)

3)關(guān)連比較對順序比較中的隱含狀態(tài)做進(jìn)一步判斷。從圖5-4-11（b）可見，順序比較后只有C和F已確定是等價(jià)狀態(tài)對，記為[CF]。但AB、AE、BE、DG是否為等價(jià)狀態(tài)對還需要檢查其隱含狀態(tài)對，而其余狀態(tài)均不等價(jià)。狀態(tài)A和B是否等價(jià)決定于隱含狀態(tài)對C和F，因?yàn)镃和F為等價(jià)，所以狀態(tài)A和B為等價(jià)狀態(tài)對，記為[AB]。狀態(tài)A和E是否等價(jià)決定于隱含狀態(tài)對B和E，而狀態(tài)B和E是否等價(jià)決定于隱含狀態(tài)對C、F和A、E，而已有[CF]，故又回到了自身，所以有[AE]和[BE]。狀態(tài)D和G是否等價(jià)決定于隱含狀態(tài)對C、D

和D、E，而狀態(tài)對C、D

和D、E不等價(jià)，所以狀態(tài)D和G不等價(jià)。將以上比較填入圖5-4-11（c）并求得全部等價(jià)狀態(tài)對為[AB]

、[AE]

、[BE]和[CF]。4)找出最大等價(jià)類

根據(jù)以上求得的全部等價(jià)狀態(tài)對，可求得該狀態(tài)表的最大等價(jià)類為［ABE］、［CF］、［D］和［G］。

5)列出最簡狀態(tài)表

從每一個(gè)最大等價(jià)類中選出一個(gè)為代表，現(xiàn)分別從最大等價(jià)類［ABE］、［CF］、［D］和［G］中選出A

、C

、D

和G，作為簡化后的四個(gè)狀態(tài)，最后可作出最簡狀態(tài)表如表5-4-7所示。表5-4-7最簡狀態(tài)表5.4.3狀態(tài)分配

狀態(tài)分配是指將狀態(tài)表中每一個(gè)字符表示的狀態(tài)賦以適當(dāng)?shù)亩M(jìn)制代碼，得到代碼形式的狀態(tài)表（二進(jìn)制狀態(tài)表），以便求出激勵函數(shù)和輸出函數(shù)，最后完成時(shí)序電路的設(shè)計(jì)。狀態(tài)分配合適與否，雖然不影響觸發(fā)器的級數(shù)，但對所設(shè)計(jì)的時(shí)序電路的復(fù)雜程度有一定的影響。然而，要得到最佳分配方案是很困難的。這首先是因?yàn)榫幋a的方案太多，如果觸發(fā)器的個(gè)數(shù)為n，實(shí)際狀態(tài)數(shù)為M，則一共有2n種不同代碼。若要將2n種代碼分配到M個(gè)狀態(tài)中去，并考慮到一些實(shí)際情況，有效的分配方案數(shù)為可見，當(dāng)M增大時(shí)，N值將急劇增加，要尋找一個(gè)最佳方案很困難。此外，雖然人們已提出了許多算法，但也都還不成熟，因此在理論上這個(gè)問題還沒解決。在眾多算法中，相鄰法比較直觀、簡單，便于采用。它有三條原則，即符合下列條件的狀態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼：①具有相同次態(tài)的現(xiàn)態(tài)。②同一現(xiàn)態(tài)下的次態(tài)。③具有相同輸出的現(xiàn)態(tài)。三條原則以第一條為主，兼顧第二、第三條。【例5-4-4】試對表5-4-8所示的狀態(tài)表進(jìn)行狀態(tài)分配。解：從表5-4-8狀態(tài)表可見，四個(gè)狀態(tài)S1、S2、S3、S4，故電路使用兩個(gè)觸發(fā)器，即需要兩個(gè)狀態(tài)變量Q1、Q0進(jìn)行編碼。按原則一,S1S2、S2S3應(yīng)分配相鄰代碼。按原則二,S1S3、S1S4、S2S3應(yīng)分配相鄰代碼。按原則三,S2S3應(yīng)分配相鄰代碼。根據(jù)三條原則，將狀態(tài)分配方案填入圖5-4-10的卡諾圖中，它僅未滿足S1S3相鄰。所以，分配結(jié)果為S１=00,S2=01,S3=11,S4=10。最后可得到二進(jìn)制狀態(tài)表如表5-4-9所示。表4-8狀態(tài)表表5-4-9二進(jìn)制狀態(tài)表圖5-4-10例5-4-4狀態(tài)編碼表5.4.4同步時(shí)序邏輯電路的設(shè)計(jì)舉例前面詳細(xì)討論了同步時(shí)序電路設(shè)計(jì)步驟中的原始狀態(tài)圖和原始狀態(tài)表建立、狀態(tài)化簡和狀態(tài)分配。得到二進(jìn)制狀態(tài)表后，即可仿照例5-4-1的方法完成整個(gè)時(shí)序電路的設(shè)計(jì)。下面通過舉例的形式完成整個(gè)時(shí)序電路的設(shè)計(jì)?！纠?-4-5】試用D觸發(fā)器完成Mealy型“101”可重疊序列檢測器的設(shè)計(jì)。解：在例5-4-2的分析中，我們已經(jīng)得到了Mealy型“101”可重疊序列檢測器的原始狀態(tài)表如表5-4-10所示（同表5-4-1）。表5-4-10例5-4-5狀態(tài)表①狀態(tài)化簡由原始狀態(tài)表5-4-10用直接觀測法可知S1S3為等價(jià)狀態(tài)對，簡化后可得最簡狀態(tài)表如表5-4-11所示。②狀態(tài)分配對狀態(tài)表5-4-11進(jìn)行狀態(tài)分配，該時(shí)序電路共有三個(gè)狀態(tài)，只需要二個(gè)D觸發(fā)器，設(shè)狀態(tài)變量為Q1Q0。按原則一，S1S2相鄰；按原則二，S0S1和S0S2相鄰；按原則三，S0S1相鄰。綜合考慮后分配S0S1和S1S2相鄰，這樣就不能兼顧S0S2相鄰。狀態(tài)分配編碼表如圖5-4-11所示。最后狀態(tài)分配為：S0=00；S1=01；S2=11。狀態(tài)分配后得到編碼狀態(tài)表如表5-4-12所示，它是一個(gè)非完全描述時(shí)序電路的設(shè)計(jì)，因在狀態(tài)分配時(shí)沒有使用狀態(tài)Q1Q0=10，故可當(dāng)作無關(guān)項(xiàng)處理，在狀態(tài)表中填×。圖5-4-11例5-4-5編碼表表5-4-11最簡狀態(tài)表

表5-4-12二進(jìn)制狀態(tài)表

通過卡諾圖化簡，求得次態(tài)和輸出函數(shù)為檢查自啟動，Q1Q0=10狀態(tài)為無效狀態(tài)，根據(jù)求得的Q1和Q0的次態(tài)方程檢查10狀態(tài)能否進(jìn)入有效狀態(tài)：當(dāng)X=0時(shí)，如果現(xiàn)態(tài)是10，則次態(tài)為00，即10→00，可以自啟動。當(dāng)X=1時(shí)，如果現(xiàn)態(tài)是10，則次態(tài)為01，即10→01，也可以自啟動。通過自啟動檢查，電路具有自啟動能力。對于本例來說，所圈的卡諾圈化簡后的次態(tài)方程正好具有自啟動能力，如果不能自啟動的話，需要修改卡諾圈的圈法，得到新的次態(tài)方程后，再按以上方法檢查，直到可以自啟動為止。④確定激勵方程和輸出方程選用D觸發(fā)器時(shí)，從D觸發(fā)器的特征方程可得激勵方程分別為

⑤畫邏輯電路圖根據(jù)激勵方程和輸出方程，畫出D觸發(fā)器實(shí)現(xiàn)的“101”序列檢測器的邏輯電路圖如圖5-4-12所示。圖5-4-12Mealy型101可重疊序列檢測電路

【例5-4-6】用JK觸發(fā)器設(shè)計(jì)一個(gè)五進(jìn)制同步計(jì)數(shù)器，要求狀態(tài)轉(zhuǎn)換關(guān)系為000001011101110

解：本例屬于給定狀態(tài)時(shí)序電路設(shè)計(jì)問題。①列狀態(tài)表。根據(jù)題意，該時(shí)序電路有三個(gè)狀態(tài)變量，設(shè)狀態(tài)變量為Q2、Q1、Q0，可作出二進(jìn)制狀態(tài)表如表5-4-13所示，它是一個(gè)非完全描述時(shí)序電路的設(shè)計(jì)。表5-4-13例5-4-6狀態(tài)表一圖5-4-13表5-4-13次態(tài)卡諾圖②確定激勵函數(shù)和輸出函數(shù)。由次態(tài)卡諾圖求出其狀態(tài)方程和激勵函數(shù)如下：③自啟動檢查。根據(jù)以上狀態(tài)方程，檢查無效狀態(tài)的轉(zhuǎn)移情況如表5-4-14所示，畫出有效狀態(tài)和無效狀態(tài)完整的狀態(tài)圖如圖5-4-14所示。表5-4-14多余狀態(tài)轉(zhuǎn)移表圖5-4-14例5-7狀態(tài)圖從圖5-4-14可以看出，狀態(tài)轉(zhuǎn)移圖中有兩個(gè)閉合的環(huán)，而電路一旦由于外部干擾等因素進(jìn)入狀態(tài)100，就不能進(jìn)入計(jì)數(shù)主循環(huán)，因而該電路不能實(shí)現(xiàn)自啟動，需要修改次態(tài)方程。在非完全描述時(shí)序電路中，由于存在無效狀態(tài)，使得在次態(tài)卡諾圖中出現(xiàn)了無關(guān)項(xiàng)。在求取次態(tài)方程時(shí)，如果某無關(guān)項(xiàng)被圈入，則該無關(guān)項(xiàng)被確認(rèn)為1，否則被確認(rèn)為0。由于卡諾圈圈法的隨意性，故可能會導(dǎo)致無效狀態(tài)的轉(zhuǎn)移出現(xiàn)死循環(huán)而使電路不能自啟動。當(dāng)電路不能自啟動時(shí)，解決的方法通常有兩種。第一種方法，將所有的無效狀態(tài)強(qiáng)制指定到某個(gè)有效狀態(tài)上，使得原來的非完全描述時(shí)序電路變成為完全描述時(shí)序電路。如將表5-4-13狀態(tài)表中的無效狀態(tài)的轉(zhuǎn)移方向均定義為000，則可得到一個(gè)完全描述時(shí)序電路的狀態(tài)表如表5-4-15。顯然，按照表5-4-15設(shè)計(jì)的時(shí)序電路，不存在死循環(huán)問題，因?yàn)樗峭耆枋龅?，所有狀態(tài)的次態(tài)都是有效狀態(tài)。這種方法由于失去了無關(guān)項(xiàng)，會增加電路設(shè)計(jì)的復(fù)雜程度。表5-4-15例5-4-6完全描述狀態(tài)表第二種方法，改變次態(tài)卡諾圖中原來卡諾圈的圈法。如果盲目地改變所有次態(tài)卡諾圖中卡諾圈的圈法，則其工作量大，效果差。若在分析觀察的基礎(chǔ)上改變某次態(tài)卡諾圖的圈法，則能獲得較滿意的效果。觀察圖5-4-13次態(tài)卡諾圖，如果希望能盡量使用無關(guān)項(xiàng)，只能對(a)和(c)的圈法作修改?，F(xiàn)對(c)的圈法作修改，它僅改變Q0的次態(tài)，新的圈法如圖5-4-15所示。分析新圈法可知：狀態(tài)010將轉(zhuǎn)移到100（原轉(zhuǎn)移到101，現(xiàn)在最后一位Q0轉(zhuǎn)為0），狀態(tài)100將轉(zhuǎn)移到101（原轉(zhuǎn)移到100，現(xiàn)最后一位Q0轉(zhuǎn)為1）。由分析可以看出，新圈法將克服死循環(huán)，也不增加激勵函數(shù)的復(fù)雜程度。由新圈法得圖5-4-15圖5-4-13（c）新的卡諾圖圈法表5-4-16無效狀態(tài)轉(zhuǎn)移表重新檢查無效狀態(tài)的轉(zhuǎn)移情況如表5-4-16所示，新的完整狀態(tài)圖如圖5-4-16所示，可以看到該電路具有自啟動能力。如果修改6-40(a)的圈法，可以得到同樣的效果，讀者可以自行驗(yàn)證完成。圖5-4-16例5-4-6完整狀態(tài)圖④畫邏輯電路圖根據(jù)能夠自啟動的激勵方程和輸出方程畫出由三個(gè)JK觸發(fā)器構(gòu)成的五進(jìn)制同步計(jì)數(shù)器電路圖如圖5-4-17所示。圖5-4-17例5-4-6邏輯電路圖

【例5-4-7】用D觸發(fā)器設(shè)計(jì)一個(gè)模七同步加法計(jì)數(shù)器。解：本例屬于給定狀態(tài)時(shí)序電路設(shè)計(jì)問題。①列狀態(tài)表。根據(jù)題意，該時(shí)序電路有三個(gè)狀態(tài)變量。設(shè)狀態(tài)變量為Q2、Q1、Q0，可直接作出二進(jìn)制狀態(tài)表如表5-4-17所示，它包含了一個(gè)無效狀態(tài)，因此是一個(gè)非完全描述時(shí)序電路的設(shè)計(jì)。②確定激勵函數(shù)和輸出函數(shù)。由表5-4-17狀態(tài)表分別畫出Q2、Q1、Q0的次態(tài)卡諾圖如圖5-4-18(a)、(b)、(c)所示。表5-4-17例5-4-7狀態(tài)表圖5-4-18例5-4-7次態(tài)卡諾圖

當(dāng)使用D觸發(fā)器實(shí)現(xiàn)時(shí)序電路時(shí)，由于D觸發(fā)器的特征方程為Qn+1=D，因此，可從次態(tài)卡諾圖直接求出D觸發(fā)器的激勵函數(shù)：③自啟動檢查。觀察次態(tài)卡諾圖中卡諾圈的圈法，多余狀態(tài)111的次態(tài)為100，電路的完整狀態(tài)圖如圖5-4-19所示，該電路具有自啟動能力。圖5-4-19例5-4-7狀態(tài)圖④畫邏輯圖。圖5-4-20例5-4-7邏輯圖5.5中規(guī)模集成計(jì)數(shù)器在時(shí)序電路的分析與設(shè)計(jì)中介紹了計(jì)數(shù)器的分析與設(shè)計(jì)方法，本節(jié)將介紹中規(guī)模集成計(jì)數(shù)器的功能及應(yīng)用。常用的集成計(jì)數(shù)器產(chǎn)品有許多不同的類型，按時(shí)鐘控制方式來分，有同步和異步兩類；按計(jì)數(shù)過程中數(shù)值的增減來分，有加法、減法和可逆計(jì)數(shù)器三類；按模值來分，有二進(jìn)制、十進(jìn)值和任意進(jìn)制計(jì)數(shù)器等。5.5.1典型集成計(jì)數(shù)器介紹

1.四位二進(jìn)制加法計(jì)數(shù)器74161和74163

（1）74161：同步置數(shù)、異步清零74161是模值為24=16（四位二進(jìn)制）的同步集成計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置和清0功能，其邏輯電路及邏輯符號分別如圖5-5-1（a）和（b）所示。74161由四個(gè)JK觸發(fā)器和一些邏輯門組成，QD、QC、QB、QA是計(jì)數(shù)輸出，其中為計(jì)數(shù)狀態(tài)最高位，計(jì)數(shù)過程是加1計(jì)數(shù)循環(huán)：0000→0001→0010…1110→1111→0000。74161的功能描述如表5-5-1所示。（a）邏輯電路

（b）邏輯符號

圖5-5-174161計(jì)數(shù)器內(nèi)部電路圖及邏輯符號74161是模24(四位二進(jìn)制)同步計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置、清0功能，其邏輯電路及傳統(tǒng)邏輯符號分別如圖7-3(a)、(b)所示。它由四個(gè)JK觸發(fā)器和一些控制門組成，QD、QC、QB、QA

是計(jì)數(shù)輸出，QD

為最高位。74LS161與74161內(nèi)部電路不同，但外部引腳圖及功能表均相同。

OC為進(jìn)位輸出端，OC=QDQCQBQAT，僅當(dāng)T=1且計(jì)數(shù)狀態(tài)為1111時(shí)，OC才變高，并產(chǎn)生進(jìn)位信號。CP為計(jì)數(shù)脈沖輸入端，上升沿有效。

Cr為異步清0端，低電平有效，只要Cr=0，立即有QDQCQBQA=0000，與CP無關(guān)。

LD為同步預(yù)置端，低電平有效，當(dāng)Cr=1，LD=0，在CP上升沿來到時(shí)，才能將預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。

P、T為計(jì)數(shù)器允許控制端，高電平有效，只有當(dāng)Cr=LD=1，PT=1，在CP作用下計(jì)數(shù)器才能正常計(jì)數(shù)。當(dāng)P、T中有一個(gè)為低時(shí)，各觸發(fā)器的J、K端均為0，從而使計(jì)數(shù)器處于保持狀態(tài)。P、T的區(qū)別是T影響進(jìn)位輸出OC，而P則不影響OC。表5-5-174161功能表（2）74163：同步置數(shù)、同步清零74163也是模值為24=16（四位二進(jìn)制）的同步集成計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置和清0功能，其邏輯符號與圖5-5-1（b）所示完全相同，與74161的唯一區(qū)別是74163為同步清0，即當(dāng)，在Clk時(shí)鐘脈沖上升沿到來時(shí)，才能使有。74163的功能描述如表5-5-2所示。表5-5-274163功能表

2.十進(jìn)制加法計(jì)數(shù)器74160和74162

（1）74160：同步置數(shù)、異步清零74160是同步集成十進(jìn)制計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置和清0功能，其邏輯符號、輸入輸出信號與圖5-5-1（b）中74161完全相同，不同的是74160的進(jìn)位端，即僅當(dāng)T=1且計(jì)數(shù)狀態(tài)為1001時(shí)，OC=1產(chǎn)生進(jìn)位信號。其計(jì)數(shù)狀態(tài)循環(huán)為：0000→0001→0010…→1000→1001→0000，因此也稱為8421BCD碼計(jì)數(shù)器。74160的功能表也與74161類似，在此不再贅述。（2）74162：同步置數(shù)、同步清零74160也是同步集成十進(jìn)制計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置和清0功能，其邏輯符號、輸入輸出信號與74160完全相同，唯一不同的是74162為同步清0。

3.四位二進(jìn)制加/減可逆集成計(jì)數(shù)器7416974169是同步、可預(yù)置、無清0端的四位二進(jìn)制可逆集成計(jì)數(shù)器，其邏輯符號如圖5-5-2所示，功能表如表5-5-3所示。圖5-5-274169邏輯符號表5-5-374169功能表74169的輸入輸出信號功能描述如下：

Clk為計(jì)數(shù)時(shí)鐘脈沖輸入端，上升沿有效。為加/減控制端，時(shí)進(jìn)行加1計(jì)數(shù)，計(jì)數(shù)狀態(tài)循環(huán)為：0000→0001→0010…1000→1001→00000。時(shí)進(jìn)行減1計(jì)數(shù)，計(jì)數(shù)狀態(tài)循環(huán)為：0000→1111→1110…0010→0001→00000。

LD為同步預(yù)置控制端，低電平有效。

P、T為計(jì)數(shù)允許控制端，低電平有效。只有當(dāng)LD=1且P=T=0時(shí)，在CP的作用下計(jì)數(shù)器才能正常工作，否則計(jì)數(shù)器保持原狀態(tài)不變。OC為進(jìn)位和借位同一輸出端，低電平有效。當(dāng)加法計(jì)數(shù)進(jìn)入1111狀態(tài)時(shí)，OC端有負(fù)脈沖輸出；當(dāng)減法計(jì)數(shù)進(jìn)入0000狀態(tài)后，OC端有負(fù)脈沖輸出。輸出的負(fù)脈沖與時(shí)鐘上升沿同步，寬度為一個(gè)時(shí)鐘周期。

4.十進(jìn)制可逆集成計(jì)數(shù)器7419274192是異步預(yù)置、異步清0的同步十進(jìn)制可逆集成計(jì)數(shù)器，其邏輯符號如圖5-5-3所示，功能表如表5-5-4所示。圖5-5-374192邏輯符號表5-5-474192功能表74192的輸入輸出信號功能描述如下：該器件為雙時(shí)鐘工作方式，CP+是加計(jì)數(shù)時(shí)鐘輸入，CP-是減計(jì)數(shù)時(shí)鐘輸入，均為上升沿觸發(fā)，采用8421BCD碼計(jì)數(shù)。Cr為異步清0端，高電平有效，當(dāng)Cr=1時(shí)，QDQCQBQA=0000，與計(jì)數(shù)時(shí)鐘無關(guān)。LD為異步預(yù)置控制端，低電平有效，當(dāng)Cr=0、LD=0時(shí)預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA，與計(jì)數(shù)時(shí)鐘無關(guān)。74192的進(jìn)位輸出和借位輸出是分開的。OC為進(jìn)位輸出，加法計(jì)數(shù)時(shí)，進(jìn)入1001狀態(tài)后有負(fù)脈沖輸出，脈寬為一個(gè)時(shí)鐘周期。OB為借位輸出，減法計(jì)數(shù)時(shí)，進(jìn)入0000狀態(tài)后有負(fù)脈沖輸出，脈寬為一個(gè)時(shí)鐘周期。表5-5-5幾種常用的計(jì)數(shù)器的型號及工作特點(diǎn)5.5.2集成計(jì)數(shù)器的級聯(lián)

（1）同步級聯(lián)同步級聯(lián)：首先將多個(gè)集成計(jì)數(shù)器芯片的時(shí)鐘輸入端都接入同一個(gè)外加的時(shí)鐘信號，然后，將前一級的進(jìn)位（或借位）輸出端連接到后一級的計(jì)數(shù)允許端。如果要實(shí)現(xiàn)的計(jì)數(shù)器模值超過單片集成計(jì)數(shù)器芯片的最大模值時(shí)，就要利用多個(gè)集成計(jì)數(shù)器芯片進(jìn)行級聯(lián)來擴(kuò)展計(jì)數(shù)器的計(jì)數(shù)模值。集成計(jì)數(shù)器芯片間的級聯(lián)方式有兩種：同步級聯(lián)和異步級聯(lián)。同步級聯(lián)的工作原理：每當(dāng)前一級計(jì)數(shù)器計(jì)到進(jìn)位（或借位）輸出有效時(shí)，在下一個(gè)時(shí)鐘信號的有效沿到來時(shí)后一級計(jì)數(shù)器才能計(jì)數(shù)一次。例如，兩片74161利用P、T端串行同步級聯(lián)，第一片的端與第二片的P、T端相連，級聯(lián)電路如圖5-5-4所示。圖5-5-474161同步級聯(lián)電路從圖5-5-4得到：74161-II的使能端74161-II的進(jìn)位端工作過程是：當(dāng)?shù)谝黄?4161-I開始計(jì)數(shù)（其使能端T1=1），但未計(jì)到1111時(shí)，由于Oc1為0，故，所以第二片74161-II處于保持狀態(tài)。只有當(dāng)?shù)谝黄?jì)到1111產(chǎn)生進(jìn)位時(shí)，即T2=OC1=1時(shí)，第二片才在下一個(gè)時(shí)鐘作用下加1計(jì)數(shù)，同時(shí)第一片計(jì)數(shù)回到0000，T2=OC1=0。每當(dāng)?shù)谝黄?jì)數(shù)器循環(huán)計(jì)數(shù)一周，第二片計(jì)數(shù)器進(jìn)行一次計(jì)數(shù)，這樣兩片74161構(gòu)成的計(jì)數(shù)器模值為256。兩片74161同步級聯(lián)的工作波形示意圖如圖5-5-5所示。圖5-5-5圖5-5-4的工作波形示意圖

同理，用兩片74160同步級聯(lián)可構(gòu)成最大計(jì)數(shù)模值為100的計(jì)數(shù)器，其電路如圖5-5-6所示。

當(dāng)計(jì)數(shù)器狀態(tài)Q7Q6Q5Q4Q3Q2Q1Q0=10011001時(shí)，Oc2=1。所以，兩片74160級聯(lián)后可構(gòu)成兩位的8421BCD碼計(jì)數(shù)器。兩片74160同步級聯(lián)的工作波形示意圖如圖5-5-7所示。圖5-5-674160同步級聯(lián)電路圖5-5-7圖5-5-6的工作波形示意圖

（2）異步級聯(lián)異步級聯(lián)：用前一級計(jì)數(shù)器的輸出作為后一級計(jì)數(shù)器的時(shí)鐘信號。實(shí)際上后級計(jì)數(shù)器的時(shí)鐘信號可取自前一級的進(jìn)位（或借位）輸出，也可取自前一級計(jì)數(shù)器的最高位觸發(fā)器的輸出。若后級計(jì)數(shù)器具有計(jì)數(shù)允許端，則應(yīng)使其處于允許計(jì)數(shù)狀態(tài)。異步級聯(lián)的工作原理：每當(dāng)前一級計(jì)數(shù)器有輸出信號時(shí)，該輸出信號即作為觸發(fā)信號使得后一級計(jì)數(shù)器計(jì)數(shù)一次。例如，由兩片74161按異步級聯(lián)方式構(gòu)成的八位二進(jìn)制計(jì)數(shù)器如圖5-5-8所示，其計(jì)數(shù)器的模值為16×16=256。該電路中每片74161接成獨(dú)立的計(jì)數(shù)器，Cr、LD連接到高電平，P、T連接到高電平（允許計(jì)數(shù)器計(jì)數(shù)），每片74161內(nèi)部是以同步方式工作，但是兩片74161之間則是以異步方式工作。第一級74161-I的Oc經(jīng)非門連接到第二級74161-II的Clk端，即第二級的時(shí)鐘是在第一級的Oc結(jié)束時(shí)的下降沿產(chǎn)生。兩片74161異步級聯(lián)的工作波形示意圖如圖5-5-9所示。圖5-5-874161異步級聯(lián)電路圖5-5-9圖5-5-8的工作波形示意圖根據(jù)實(shí)際情況，后級計(jì)數(shù)器的時(shí)鐘信號也可取自前一級計(jì)數(shù)器的最高位觸發(fā)器的輸出端。圖5-5-10所示的兩片74160的異步級聯(lián)中，則是前級的經(jīng)非門連接到后級的QD端構(gòu)成模100計(jì)數(shù)器。圖5-5-1074160異步級聯(lián)電路圖圖5-5-11圖5-5-10的工作波形示意圖5.5.3任意模值計(jì)數(shù)器

集成計(jì)數(shù)器可以加適當(dāng)反饋電路后構(gòu)成任意模值計(jì)數(shù)器。設(shè)計(jì)數(shù)器的最大計(jì)數(shù)值為N，若要得到一個(gè)模值為M(＜N)的計(jì)數(shù)器，則只要在N進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過程中，設(shè)法使之跳過(N-M)個(gè)狀態(tài)，只在M個(gè)狀態(tài)中循環(huán)就可以了。通常MSI計(jì)數(shù)器都有清0、置數(shù)等多個(gè)控制端，因此實(shí)現(xiàn)模M計(jì)數(shù)器的基本方法有兩種：一種是反饋清0法(或稱復(fù)位法)，另一種是反饋置數(shù)法(或稱置數(shù)法)。1.反饋清0法

這種方法的基本思想是：計(jì)數(shù)器從全0狀態(tài)S0開始計(jì)數(shù)，計(jì)滿M個(gè)狀態(tài)后產(chǎn)生清0信號，使計(jì)數(shù)器恢復(fù)到初態(tài)S0，然后再重復(fù)上述過程。具體做法又分兩種情況：①異步清0。計(jì)數(shù)器在S0~SM-1共M個(gè)狀態(tài)中工作，當(dāng)計(jì)數(shù)器進(jìn)入SM狀態(tài)時(shí)，利用SM狀態(tài)進(jìn)行譯碼產(chǎn)生清0信號并反饋到異步清0端，使計(jì)數(shù)器立即返回S0狀態(tài)。由于是異步清0，只要SM狀態(tài)一出現(xiàn)便立即被置成S0狀態(tài)，因此SM狀態(tài)只在極短的瞬間出現(xiàn)，通常稱它為“過渡態(tài)”。在計(jì)數(shù)器的穩(wěn)定狀態(tài)循環(huán)中不包含SM狀態(tài)。圖5-5-12異步清零法實(shí)現(xiàn)模10計(jì)數(shù)器狀態(tài)轉(zhuǎn)移圖用4位二進(jìn)制加法計(jì)數(shù)器74161的異步清0實(shí)現(xiàn)模10計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖如圖5-5-12所示，其中有效狀態(tài)為0000~1001，過渡態(tài)為1010，即設(shè)計(jì)反饋電路的狀態(tài)，1011~1111為無效狀態(tài)。②同步清0。計(jì)數(shù)器在S0~SM-1共M個(gè)狀態(tài)中工作，當(dāng)計(jì)數(shù)器進(jìn)入SM-1狀態(tài)時(shí)，利用SM-1狀態(tài)譯碼產(chǎn)生清0信號并反饋到同步清0端，要等下一拍時(shí)鐘來到時(shí)，才完成清0動作，使計(jì)數(shù)器返回S0?？梢?，同步清0沒有過渡狀態(tài)，M個(gè)有效狀態(tài)為S0~SM-1。用4位二進(jìn)制加法計(jì)數(shù)器74163的同步清0實(shí)現(xiàn)模10計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移圖如圖5-5-13所示，其中有效狀態(tài)為0000~1001，在有效狀態(tài)1001設(shè)計(jì)反饋清0電路，1010~1111為無效狀態(tài)。圖5-5-13同步清零法實(shí)現(xiàn)模10計(jì)數(shù)器狀態(tài)轉(zhuǎn)移圖【例5-5-1】用74160的異步清零端