計算機組成與結構課件 第8章 輸入輸出子系統(tǒng)

第8章輸入/輸出子系統(tǒng)第8章輸入/輸出子系統(tǒng)主要內(nèi)容：8.1I/O接口概述8.2I/O接口與程序查詢方式（自學）8.3

I/O接口與中斷方式8.4I/O接口與DMA方式8.5

I/O接口與通道方式（自學）8.1I/O接口概述8.1.1I/O接口的基本功能8.1.2I/O接口的分類8.1.3I/O接口技術的發(fā)展（略）主機外設接口8.1.1I/O接口的基本功能I/O接口位于系統(tǒng)總線與外設之間，負責控制和管理一個或多個外設，并負責這些設備與主機間的數(shù)據(jù)交換。其基本功能包括：1．尋址：接口邏輯通常都包括一系列寄存器，尋址就是選擇其中一個特定寄存器。2．數(shù)據(jù)傳送與緩沖：通過設置數(shù)據(jù)緩沖寄存器，提供數(shù)據(jù)緩沖，實現(xiàn)速度匹配。緩存容量稱為緩沖深度。3．數(shù)據(jù)格式變換、電平轉(zhuǎn)換等預處理，如串并轉(zhuǎn)換4．控制邏輯：接收CPU命令，經(jīng)過解釋發(fā)出具體的操作命令給外設；同時收集外設和接口自身的狀態(tài)信息。8.1.2I/O接口的分類1．按數(shù)據(jù)傳送格式分并行接口：不需要串并轉(zhuǎn)換串行接口：需要實現(xiàn)串并轉(zhuǎn)換2．按時序控制方式劃分同步接口：與系統(tǒng)總線的通信由統(tǒng)一時序信號控制異步接口：采用異步應答的控制方式與系統(tǒng)總線的通信3．按信息傳送的控制方式分中斷接口：實現(xiàn)主機與外設之間以中斷方式傳送信息DMA接口：實現(xiàn)主機與外設之間以DMA方式傳送信息8.1.3I/O接口技術的發(fā)展（略）1.I/O接口技術的發(fā)展方向（1）硬件方面：I/O接口的公共邏輯發(fā)展為芯片組；專用接口采用專用芯片設計技術，發(fā)展趨向智能化。（2）軟件方向：逐漸演變?yōu)槎鄬蛹軜嬙O計，包括設備控制程序、設備驅(qū)動程序和用戶I/O操作程序。2．I/O接口技術的標準化包括EIA制定的RS系列標準、CCITT制定的V系列和X系列標準以及IEEE制定的802系列標準等。各接口標準都涉及通信方向的電氣特性、機械特性、功能特性和規(guī)程特性等。8.2I/O接口與程序查詢方式程序查詢的基本思想程序查詢的工作流程按照優(yōu)先級進行排序。優(yōu)先級的最高最先接受檢查，如果它已經(jīng)準備好了，則處理設備，否則就繼續(xù)往下檢查。檢查設備1狀態(tài)設備1是否就緒處理設備1FT檢查設備n狀態(tài)設備n是否就緒處理設備nFT程序查詢方式應用舉例——輸入的實現(xiàn)過程8.3

I/O接口與中斷方式8.3.1中斷方式的概述8.3.2中斷請求與判優(yōu)8.3.3中斷響應與中斷處理8.3.4中斷接口組成模型8.3.5中斷控制器舉例8.3.6中斷接口舉例8.3.1中斷方式的概述1．中斷方式的定義指在計算機運行過程中，如果發(fā)生某種隨機事件，CPU將暫停執(zhí)行當前程序，轉(zhuǎn)去執(zhí)行中斷處理程序；當中斷處理程序處理完畢后自動恢復原程序的執(zhí)行。2.中斷方向的特點中斷方式具有隨機性，中斷的實質(zhì)是程序切換。優(yōu)點：采用中斷方式的系統(tǒng)擴展性較好，能處理較復雜的隨機中斷事件缺點：程序切換要花費額外的CPU時間，從而影響中斷處理的速度，因此適合中、低速的I/O操作。3．中斷方式的應用應用于中、低速I/O設備管理，實現(xiàn)CPU與外設并行工作故障處理實時處理8.3.2中斷請求與判優(yōu)1.中斷請求與中斷源2.中斷請求邏輯與屏蔽3.中斷請求信號的傳送4.中斷判優(yōu)邏輯的設計與實現(xiàn)分散屏蔽集中屏蔽1.中斷請求與中斷源模型機硬件中斷源分為:內(nèi)部中斷源：包括掉電中斷、溢出中斷、校驗錯中斷等。外部中斷源，包括：IREQ0——系統(tǒng)時鐘，如日歷鐘；IREQ1——實時時鐘，供實時處理用；IREQ2——通信中斷，組成多機系統(tǒng)或連網(wǎng)時用；IREQ3——鍵盤；IREQ4——CRT顯示器；IREQ5——硬盤；IREQ6——軟盤；IREQ7——打印機。2.中斷請求邏輯與屏蔽

——分散屏蔽屏蔽機制：CPU將屏蔽字代碼按位分別發(fā)送給各中斷源接口；各接口設一位屏蔽觸發(fā)器TM，用來接收屏蔽字的對應位的代碼；若代碼為1則屏蔽該中斷源，為0則不屏蔽。2.中斷請求邏輯與屏蔽

——集中屏蔽屏蔽機制：在中斷控制器中設置屏蔽字寄存器，CPU將屏蔽字送入其中。所有請求信號先匯集到中斷控制器，之后與屏蔽字自動比較。若未屏蔽，則中斷控制器向CPU發(fā)送一個公共的中斷請求信號INT3．中斷請求信號的傳送（1）直連模式（2）集中連接模式（3）分組連接模式（4）混合連接模式各中斷源單獨設置自己的中斷請求線，每個請求信號直接送住CPU各中斷源通過公共請求線連接到CPU。所有中斷源按優(yōu)先級別分組，同級別的中斷源通過同一根公共請求線連接到CPU。4．中斷判優(yōu)邏輯的設計與實現(xiàn)（1）中斷判優(yōu)邏輯的設計原則一般優(yōu)先順序為：故障、DMA請求、外設中斷請求通常輸入操作的請求優(yōu)先于輸出操作的請求（2）中斷判優(yōu)邏輯的實現(xiàn)軟件查詢并行優(yōu)先排隊邏輯鏈式優(yōu)先排隊邏輯分組優(yōu)先排隊邏輯采用中斷控制器集成芯片的優(yōu)先邏輯并行優(yōu)先排隊邏輯各中斷源提供獨立的中斷請求線，以改進的直連模式與CPU連接。具體方法：各中斷源的通過中斷請求觸發(fā)器向排優(yōu)電路傳送中斷請求信號：INTR’0、INTR’1、INTR’2、……等，再經(jīng)過排優(yōu)電路向CPU傳送中斷請求信號：INTR0、INTR1、INTR2、……等。適合于具有多請求線的系統(tǒng)，速度較快，硬件代價較高鏈式優(yōu)先排隊邏輯各中斷源通過公共請求線以集中模式與CPU連接，其判優(yōu)結果用不同中斷類型碼（中斷號）來表示，稱為優(yōu)先鏈。各中斷源的請求信號在形成公用INT之后送往CPU。CPU響應請求時，將向接口發(fā)出一個公用的INTA。優(yōu)先鏈確保優(yōu)先級最高的中斷源可以將其編碼發(fā)送給CPU。CPU的INTA同時送往所有的中斷源，起到查詢中斷源的作用，同時根據(jù)編碼轉(zhuǎn)向?qū)闹袛喾粘绦颉７纸M優(yōu)先排隊邏輯具體方法：各中斷源被分成若干個組，每組的請求先匯集到同一根請求線上與CPU相連接。多根公共中斷請求線可以設置優(yōu)先級，稱為主優(yōu)先級；同一根公共請求線的中斷源也可設置優(yōu)先級，稱次優(yōu)先級。針對主優(yōu)先級，CPU內(nèi)部的判優(yōu)電路只能響應級別最高的請求。而針對次優(yōu)先級，通常采取優(yōu)先鏈結構。采用中斷控制器集成芯片的優(yōu)先邏輯中斷請求信號的寄存、匯集、屏蔽、排優(yōu)、編碼等邏輯集成于一個芯片之中。例如，Intel8259芯片提供四種工作方式，包括全嵌套、循環(huán)優(yōu)先級、特定屏蔽和程序查詢方式。Intel8259芯片介紹：每個芯片可管理8級向量中斷，包括系統(tǒng)時鐘、鍵盤、串口、并口、軟盤、鼠標、DMA通道等為CPU提供中斷類型碼可編程指定中斷優(yōu)先級、屏蔽中斷允許最終9個芯片級聯(lián)。問：Intel8259最多可提供多少級向量中斷？8.3.3中斷響應與中斷處理1．中斷響應方式與條件2．獲取中斷服務程序的入口地址3．中斷響應過程4．中斷處理過程1．中斷響應方式與條件(1)CPU的中斷響應方式：使用屏蔽字來屏蔽某些中斷源使用中斷標志位來啟用或禁止中斷在程序狀態(tài)字中設置優(yōu)先級字段(2)中斷響應的條件有中斷請求信號到達，如IREQi或INT；中斷請求未被屏蔽；CPU處于開中斷狀態(tài)；無更高優(yōu)先級的中斷請求（如內(nèi)部故障）；一條指令剛好執(zhí)行結束且不是停機指令。問：如何判定CPU當前是否允許中斷？2．獲取中斷服務程序的入口地址(1)向量中斷方式的概念中斷向量:向量地址:(2)向量中斷方式的工作機制：將各個中斷服務程序的入口地址組成中斷向量表；S1:在響應中斷時，由硬件直接產(chǎn)生對應的向量地址AT；S2:根據(jù)AT訪問中斷向量表，讀取中斷服務程序的入口地址AS;S2:根據(jù)As轉(zhuǎn)向中斷服務程序，進行中斷處理。

所有中斷服務程序入口地址及其狀態(tài)字

訪問中斷向量表的地址問：以上工作在什么時間完成？答：以上工作必須安排在中斷周期中完成。(3)獲取中斷向量的具體方法響應中斷請求時，CPU先發(fā)送INTA，同時把返回中斷源的中斷類型碼，乘以4，形成向量地址；然后訪問主存，從中斷向量表中讀取服務程序入口地址；最后轉(zhuǎn)向服務程序。例如，若類型編碼為1，則從4號單元至7單元，讀取入口地址3．中斷響應過程在中斷周期需要完成經(jīng)下4項操作：（1）關中斷：保證本次中斷響應過程不受干擾。（2）保存斷點：（3）獲取中斷服務程序的入口（4）轉(zhuǎn)向中斷處理程序注意：以上操作是直接通過CPU的硬件邏輯實現(xiàn)的，是CPU的固有操作功能，并不需要編制程序?qū)崿F(xiàn)，因此稱為中斷隱指令操作。問：如何關中斷？問：如何保存斷點？問：如何轉(zhuǎn)向中斷處理程序？4．中斷處理過程中斷處理過程見教材。(1)保護現(xiàn)場：在正式進行中斷處理前，需要先將CPU寄存器組的內(nèi)容壓入堆棧保存。(2)多重中斷嵌套（詳細過程見教材）多重中斷策略允許在服務處理過程中響應、處理優(yōu)先級別更高的中斷請求，實現(xiàn)中斷嵌套。(3)單級中斷單級中斷不允許CPU在執(zhí)行一個中斷服務程序的過程中不其他中斷中斷請求打斷，而只能在中斷服務程序執(zhí)行結束并且返回原程序后，才能接收新的中斷請求。8.3.4中斷接口組成模型完整工作過程如下：(1)初始化中斷接口與控制器，包括設置工作方式、初始狀態(tài)字和屏蔽字、分配中斷類型碼等(2)啟動外部設備(3)設備提出中斷請求IRQi(4)中斷控制器提出中斷請求(5)CPU響應INTA(6)

CPU進入中斷處理包括：IRQ信號的產(chǎn)生邏輯、與主機間的應答邏輯、時序控制邏輯、面向設備的特殊的邏輯、智能控制器等注意：實際應用時，命令/狀態(tài)字寄存器有可能被合并；針對不同設備，命令/狀態(tài)字代碼將進行具體定義。7.3.5中斷控制器舉例1.Intel8259芯片的組成存放各設備的中斷請求。存放正在被處理的所有中斷請求進行中斷優(yōu)先級仲載。存放初始化命令字，共4個：ICW1：指定8259間是否級聯(lián)，IRQi信號的形式ICW2：指定中斷類型碼ICW3：指定本8259與其他8259的連接關系ICW4：指定中斷結束方式、嵌套方式、總線連接方式存放操作命令字，共3個：OCW1：當其中第i位=1時，表示屏蔽第i條線OCW2：指定優(yōu)先級循環(huán)方式及中斷結束方式OCW3：指定讀內(nèi)部R的方式、設定中斷查詢方式、設定和撤銷特殊屏蔽方式。2.Intel8259的中斷處理過程S1:中斷源提出中斷請求IRQi，并保存到IRR；S2:IRQi若未被OCW1屏蔽，則進入PR比較；S3:若IRQi高于ISR中的最高優(yōu)先級，則輸出INTS4:若中斷標志位IF=1，則CPU發(fā)出INTA，否則不響應；S5:當?shù)?個INTA到達時，先使IRR失效，再設ISRi=1，IRRi=0S6:當?shù)?個INTA到達時，送ICW2的值到DB，如果ICW4設置了自動結束中斷，則ISRi=0；S7：CPU保存斷點并根據(jù)中斷類型碼獲得中斷向量；S8：CPU進行中斷處理；S9:CPU返回斷點。8.3.6中斷接口舉例Intel8255并行I/O接口芯片傳送數(shù)據(jù)、命令和狀態(tài)字。4種地址組合表示選擇A、B、C口和控制寄存器。Intel8250串行I/O接口芯片提示：由于8250速度較低，后來被32位的Intel16650芯片替代。后者速度達256kbps。8.4I/O接口與DMA方式8.4.1DMA方式的概念8.4.2DMA傳送方式8.4.3DMA的硬件組織8.4.4DMA控制器的設計8.4.5DMA控制器舉例8.4.1DMA方式的概念1.DMA方式的定義指依靠硬件在主存與I/O設備之間直接進行數(shù)據(jù)傳送的一種工作方式，在數(shù)據(jù)傳送期間不需要CPU執(zhí)行程序進行干預，又稱直接存儲器存取。2.DMA的特點與直接程序傳送方式相比，DMA方式可以響應隨機請求與中斷方式相比，DMA方式僅需占用系統(tǒng)總線，不需要切換程序3.DMA方式的應用D通常應用于高速I/O設備與主存之間的批量數(shù)據(jù)傳送，包括外存儲器、顯示適配器、網(wǎng)絡適配器等；還可用于DRAM的動態(tài)刷新。8.4.2DMA傳送方式單字傳送方式：2.成組連續(xù)傳送方式：在DMA請求獲得批準后，CPU讓出一個總線周期的總線控制權，由DMA控制器控制系統(tǒng)總線，一次傳送一個字節(jié)或一個字，然后CPU收回系統(tǒng)總線控制權。通常應用于高速主機系統(tǒng)在DMA控制器掌握總線控制權后，連續(xù)占用若干個總線周期，進行成組連續(xù)的批量傳送，直到批量傳送結束才交還總線控制權。在傳送期間，CPU停止訪問主存。適合于I/O設備的數(shù)據(jù)傳輸率接近于主存工作速率的場合8.4.3DMA的硬件組織1.CPU方面需要設置專門的DMA周期和DMA請求的響應邏輯2.DMA控制器用于接收DMA請求、向CPU申請掌管總線的控制權，同時向總線發(fā)出傳送命令與總線地址，控制DMA傳送過程的起始與終止。需要具備相應的功能邏輯。3.DMA接口實現(xiàn)某個具體外部設備（如磁盤）與系統(tǒng)總線間的連接。包含數(shù)據(jù)緩沖寄存器、I/O設備尋址信息、DMA請求邏輯。8.4.4DMA控制器的設計主要考慮以下幾點：DMA控制器與DMA接口是否分離，是否單獨設計？數(shù)據(jù)總線連接到DMA控制器上、還是連接到接口上？當一個DMA控制器需要連接多臺設備時，采取哪種工作方式？選擇型、還是多路型？當采用多個DMA控制器時，是以公共、還是以獨立DMA請求方式連接系統(tǒng)？因此，不同的DMA控制器具有不同設計方案。1.單通道DMA控制器控制/狀態(tài)邏輯數(shù)據(jù)緩沖寄存器地址寄存器/計數(shù)器字計數(shù)器中斷機構設備選擇電路主存CPU總線批準總線請求系統(tǒng)總線設備DAM控制器（含接口）在物理上只連接一臺I/O設備。2.選擇型DMA控制器在物理上可以連接多臺設備，工作時，只選擇其中的一個I/O設備。控制/狀態(tài)邏輯數(shù)據(jù)緩沖寄存器地址寄存器/計數(shù)器字計數(shù)器中斷機構設備號寄存器與選擇電路主存CPU總線批準總線請求系統(tǒng)總線設備DAM控制器（含接口）時序系統(tǒng)設備I/O總線3.多路型DMA控制器在物理上可以連接多臺速度較慢的I/O設備，并且允許同時工作，以字節(jié)或字為單位，交叉地輪流使用系統(tǒng)總線。主存CPU總線批準總線請求I/O設備0DMA控制器接口0……接口3系統(tǒng)總線DREQ0DACK0…DREQ3DACK3I/O設備3