《電工電子技術及應用》課件 情境5 數(shù)字控制電路的設計及組裝調(diào)試

情境5數(shù)字控制電路的設計及組裝調(diào)試2025/1/14情境1直流電路的等效變換及測試1電工電子技術及應用學習情境五數(shù)字控制電路的設計及組裝調(diào)試參考學時12h工作情境描述

通過本情境的學習，使學生掌握數(shù)字電路基礎知識，能利用儀器測試數(shù)字集成電路；能夠按照要求設計、分析簡單控制電路；能夠按照電路圖組裝、調(diào)試數(shù)字電路。學習任務1、集成門電路的邏輯功能測試；

2、簡單組合邏輯電路（加法器、比較器、表決電路等）的設計及組裝調(diào)試；

3、集成觸發(fā)器功能測試；

4、4人搶答器電路設計及組裝調(diào)試。

學習情境五介紹學習目標1、知識目標：

●會進行數(shù)制轉(zhuǎn)換；

●能說出各種基本門電路的邏輯功能；

●會用四種方法描述基本邏輯關系；

●能說出各種觸發(fā)器的邏輯功能；

●能說出組合邏輯電路設計和分析的目的及步驟。

2、能力目標：

●能利用儀器測試數(shù)字集成電路；

●能夠按照要求設計簡單控制電路；

●能對數(shù)字電路進行分析；

●能夠按照電路圖組裝、調(diào)試數(shù)字電路。

學習情境五介紹

情境5數(shù)字控制電路的設計及組裝調(diào)試任務5-1集成門電路的邏輯功能測試2025/1/14情境1直流電路的等效變換及測試4電工電子技術及應用學習目標能力目標1、能運用基本門電路解決實際問題。知識目標1、能說出基本門電路的邏輯功能；

2、會用四種方法描述基本邏輯關系。態(tài)度目標1、培養(yǎng)學生探索知識的精神；

2、培養(yǎng)學生動手、動腦的習慣。任務5-1集成門電路的邏輯功能測試學習重點1、基本門電路的四種描述方法及應用；學習難點1、基本門電路的電路實現(xiàn)及應用。任務5-1：集成門電路邏輯功能測試任務引入1、模擬信號與數(shù)字信號的區(qū)別：

諸如溫度、壓力、速度、聲音等量的轉(zhuǎn)換信號，數(shù)值上具有隨時間連續(xù)變化的特點，習慣上人們把這類信號稱為模擬信號。tu0

對模擬信號接收、處理和傳遞的電子電路稱模擬電路。如放大電路、濾波器、信號發(fā)生器等。模擬電路是實現(xiàn)模擬信號的產(chǎn)生、放大、處理、控制等功能的電路，模擬電路注重的是電路輸出、輸入信號間的大小和相位關系。任務引入1、模擬信號與數(shù)字信號的區(qū)別：

在兩個穩(wěn)定狀態(tài)之間作階躍式變化的信號稱為數(shù)字信號，數(shù)字信號在時間上和數(shù)值上都是離散的。例如生產(chǎn)線中的產(chǎn)品，只能在一些離散的瞬間完成，而且產(chǎn)品的個數(shù)也只能逐個增減，它們的轉(zhuǎn)換信號就是數(shù)字信號。tu05V2、數(shù)字電路的概念：

處理數(shù)字信號的電路稱為數(shù)字電路。日常生活中我們會遇到很多結(jié)果完全對立而又相互依存的事件，如開關的通斷、電位的高低、燈的亮滅、信號的有無、工作和休息等，顯然這些都可以表示為二值變量的“邏輯”關系。

事件發(fā)生的條件與結(jié)果之間應遵循的規(guī)律稱為邏輯。一般來講，事件的發(fā)生條件與產(chǎn)生的結(jié)果均為有限個狀態(tài)，每一個和結(jié)果有關的條件都有滿足或不滿足的可能，在邏輯中可以用“1”或“0”表示。顯然，邏輯關系中的1和0并不是體現(xiàn)的數(shù)值大小，而是體現(xiàn)的某種邏輯狀態(tài)。

如果我們在邏輯關系中用“1”表示高電平，“0”表示低電平，就是正邏輯；如果用“1”表示低電平，“0”表示高電平則為負邏輯。本教材不加特殊說明均采用正邏輯。

3、數(shù)字電路的優(yōu)點

數(shù)字電路的工作信號是二進制信息。因此，其優(yōu)點明顯：

1、對組成電路元器件的精度要求不高，只要能夠可靠區(qū)分0和1兩種狀態(tài)即可，所以數(shù)字電路設計方便。

2、對數(shù)字電路而言，干擾往往只影響脈沖的幅度，在一定范圍內(nèi)不會混淆0和1兩個數(shù)字信息，因此抗干擾能力強。

3、數(shù)字電路的模塊化開放性結(jié)構(gòu)使其功率損耗低。數(shù)字電路廣泛應用于計算機、自動控制系統(tǒng)、電子測量儀器儀表、電視、雷達、通信及航空航天等各個領域。一、脈沖信號數(shù)字信號通常以脈沖的形式出現(xiàn)，矩形波和尖頂波用的比較多。

電路中沒有脈沖信號時的狀態(tài)稱為靜態(tài)，靜態(tài)時的電壓值可以為正、負或等于零。脈沖出現(xiàn)后電壓幅度大于靜態(tài)電壓值為正脈沖，電壓幅度小于靜態(tài)電壓值為負脈沖，對于正脈沖，脈沖前沿是上升沿，脈沖后沿是下降沿。因為矩形波脈沖電路只有高、低電平兩種信號狀態(tài)，所以在分析數(shù)字電路時只要用1、0兩個數(shù)碼就可分別代表脈沖的兩種狀態(tài)，數(shù)字電路對脈沖信號的電壓幅度值要求不嚴格，因而抗干擾能力較強，準確度較高。圖5-1-2理想矩形波和尖頂波

數(shù)字電路中用到的主要元件是開關元件，如二極管、雙極型三極管和單極型MOS管等。S3V0VS3V0VRDRR導通截止相當于開關閉合相當于開關斷開二極管的開關作用二極管正向?qū)〞r，管子的電阻近似為零，可視為接通的電子開關；二極管反向阻斷時，管子電阻近似無窮大，可看作是斷開的電子開關。二、開關元件1、二極管的開關作用3V0VuO

0uO

UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V飽和截止相當于開關閉合相當于開關斷開2、三極管的開關作用二、開關元件

數(shù)字電路正是利用了二極管、三極管和MOS管的上述開關特性進行工作，從而實現(xiàn)了各種邏輯關系。顯然，由這些晶體管子構(gòu)成的開關元件上只有通、斷兩種狀態(tài)，若把“通”態(tài)用數(shù)字“1”表示，把“斷”態(tài)用數(shù)字“0”表示時，則這些開關元件僅有“0”和“1”兩種取值，這種二值變量也稱為邏輯變量，因此，由開關元件構(gòu)成的數(shù)字電路又稱之為邏輯電路。1.晶體管用于模擬電路時工作在哪個區(qū)？若用于數(shù)字電路時，又工作于什么區(qū)？2.為什么在晶體管用于數(shù)字電路時可等效為一個電子開關？晶體管用于數(shù)字電路時，工作在飽和區(qū)或截止區(qū)；用于模擬電路時，應工作在放大區(qū)。

根據(jù)晶體管的開關特性，工作在飽和區(qū)時，其電阻相當為零，可視為電子開關被接通；工作在截止區(qū)時，其電阻無窮大，可視為電子開關被斷開。學習與討論二、開關元件

由晶體管開關元件構(gòu)成的邏輯電路，工作時的狀態(tài)像門一樣按照一定的條件和規(guī)律打開或關閉，所以也被稱為門電路。門開——電路接通；門關——電路斷開。何謂與門電路？

邏輯門電路是數(shù)字電路中最基本的邏輯元件。

顯然我們所說的邏輯門實際上就是前面講到的電子開關，這種電子開關能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。

基本邏輯關系有“與”、“或”、“非”三種，下面通過例子說明邏輯電路的概念及“與”、“或”、“非”的意義。三、基本邏輯關系

思考：燈F與開關A、B的關系？1、“與”邏輯關系的概念及描述方法：+－USR0AB“與”邏輯電路F（一）與邏輯

只有當決定某事件的全部條件同時具備時，結(jié)果才會發(fā)生，這種因果關系叫做“與”邏輯，也稱為邏輯乘。+－USR0AB“與”邏輯電路F（一）與邏輯1、“與”邏輯關系的概念及描述方法：

邏輯表達式中符號“

·

”表示邏輯“與”(或邏輯“乘”)，在不發(fā)生混淆時，此符號可略寫。F=A·B這種關系可用邏輯函數(shù)式表示為：1、“與”邏輯關系的概念及描述方法：（一）與邏輯F=A·B這種關系可用邏輯函數(shù)式表示為：

A、B兩個開關是電路的輸入變量，是邏輯關系中的條件，燈F是輸出變量，是邏輯關系中的結(jié)果。設定：開關AB的狀態(tài)：1-閉合；0-斷開燈F的狀態(tài)：1-亮；0-滅1、“與”邏輯關系的概念及描述方法：“與”門邏輯電路圖符號F

&AB1、“與”邏輯關系的概念及描述方法：（一）與邏輯ABF000010100111真值表：

設定：開關AB的狀態(tài)：1-閉合；0-斷開燈F的狀態(tài)：1-亮；0-滅1、“與”邏輯關系的概念及描述方法：ABF000010100111

觀察“與”邏輯真值表，可以把輸入與輸出一一對應的關系總結(jié)為“有0出0，全1出1”，這就是“與”邏輯實現(xiàn)的功能。真值表：1、“與”邏輯關系的概念及描述方法：練習：

完成以下真值表ABCF00000010010001101000101011001111思考：與門電路的應用？F

&AB如：設計走廊燈的自動控制電路？2.“與”門電路的應用（一）與邏輯3V“與”門電路①輸入中只要有一個為低電平0時，該低電平二極管就會迅速導通，輸出F將被鉗位至低電平0；其余為高電平的輸入端，其端子上串接的二極管呈截止態(tài)。②輸入全部為高電平3V時，輸入端上串接的二極管同時導通，輸出F被鉗位在高電平“1”?！芭c”門邏輯電路圖符號F

&AB注意：分析過程中與門電路輸入端上串接的二極管，都是按理想二極管處理的，即導通后管壓降為0V(實際硅管0.7V，鍺管0.3V)。0VD1AD2BRF0V3V反偏截止！0V3V3V3.“與”門電路的實現(xiàn)（一）與邏輯3V

一個“與”門的輸入端至少為兩個，輸出端只有一個。F

&ABF

&ABCD1AD2BRF0V3V3V3V3V3.“與”門電路的實現(xiàn)（一）與邏輯F

&ABC（一）與邏輯如：C=0，F(xiàn)=?

C=1，F(xiàn)=?

C=0，F(xiàn)=0

C=1，F(xiàn)=AB觀察C端的控制功能：思考：其它端子呢？1、2、3、

學習小結(jié)：（一）與邏輯1、畫出與邏輯門電路電路圖，寫表達式及真值表。2、預習“或”邏輯門電路相關知識。

作業(yè)1.“或”邏輯關系的概念及描述方法（二）或邏輯

思考：燈F與開關A、B的關系？+－USR0FAB

A、B兩個開關是電路的輸入變量，是邏輯關系中的條件，燈F是輸出變量，是邏輯關系中的結(jié)果。顯然燈亮的條件是A和B只要一個閉合，燈就會亮，全部不閉合時燈不會亮。+－USR0“或”邏輯電路FAB1.“或”邏輯關系的概念及描述方法（二）或邏輯

當決定某事件的全部條件都不具備時，結(jié)果不會發(fā)生，但只要一個條件具備，結(jié)果就會發(fā)生，這種因果關系叫做“或”邏輯，也稱為邏輯加。F=A+B+－USR0FAB“或”門邏輯電路圖符號F

≥1AB1.“或”邏輯關系的概念及描述方法（二）或邏輯用邏輯函數(shù)式表示這種關系：式中“+

”表示邏輯“或”(或邏輯“加”)，運算符級別比與低。

“或”邏輯中輸入與輸出一一對應的關系，不但可用邏輯加公式F=A+B+C表示，也可以用真值表表達為：ABCF00000011010101111001101111011111

觀察“或”邏輯真值表，可以把輸入與輸出的一一對應關系總結(jié)為“有1出1，全0出0”。F=A+B“或”門邏輯電路圖符號F

≥1AB2.或門電路的應用如：自動關窗控制？下雨、刮大風。3.或門電路的控制功能如：C=0，F(xiàn)=?

C=1，F(xiàn)=?F

≥1ABC

C=0，F(xiàn)=A+B

C=1，F(xiàn)=1觀察C端的控制功能：思考：其它端子呢？D1AD2B－UCCRF“或”門電路①輸入中只要有一個為高電平3V時，串接其上的二極管則迅速導通，輸出F將被鉗位到高電平1；其余為低電平的輸入端，其端子上串接的二極管呈截止態(tài)。②輸入全部為低電平0時，輸入端上串接的二極管同時導通，輸出F被鉗位在低電平“0”?！盎颉遍T邏輯電路圖符號F

≥1AB注意：所有管子都是按照理想二極管處理的。注意電路中二極管的極性畫法和與門電路的區(qū)別。3V0V3V反偏截止！0V0V0V4.或門電路的實現(xiàn)1、2、3、

學習小結(jié)：1、畫出或邏輯門電路電路圖，寫表達式及真值表。

作業(yè)1.“非”邏輯關系的概念及描述方法+－USR0“非”邏輯電路FA(三)非邏輯

思考：燈F與開關A的關系？

當某事件相關條件不具備時，結(jié)果必然發(fā)生；但條件具備時，結(jié)果不會發(fā)生，這種因果關系叫做“非”邏輯，也稱為邏輯非。

變量頭上的橫杠“－

”表示邏輯“非”，0非是1；1非是0。+－USR0“非”邏輯電路F開關A是電路的輸入變量，是事件的條件，燈F是輸出變量，是事件的結(jié)果。條件不具備時開關A斷開，電源和燈構(gòu)成通路，燈F點亮。A

條件具備時開關A閉合，電源被開關短路，電燈不會亮。這種關系用邏輯函數(shù)式表示為：F=A1.“非”邏輯關系的概念及描述方法(三)非邏輯“非”門邏輯路圖符號F

1A非符號邏輯“非”的真值表AF0110可見非門功能為：見0出1，見1出01.“非”邏輯關系的概念及描述方法(三)非邏輯TRC－UBB+UCCRB1RB2AF“非”門電路

輸入變量A為高電平3V時，三極管飽和導通，ICRC≈+UCC，因此輸出F為低電平0.3V；

當輸入變量A為低電平0V時，三極管截止，輸出F≈+UCC，顯然為高電平+UCC。3V0.3V飽和導通0V+UCC截止不通

由圖可看出，一個“非”門的輸入端只有一個，輸出端也只有一個。2.非門電路的實現(xiàn)(四)復合邏輯門電路

為提高二極管和晶體管的應用范圍，常把與門、或門和非門按照一定形式組合起來，構(gòu)成各種復合門電路。1.“與非”門、“與非”門顯然，與非門電路的邏輯功能為：有0出1；全1出0與非門真值表F

&AB

1F一個與門和一個非門構(gòu)成與非門與門非門F

&AB與非門的邏輯電路圖符號BAF001101011110與非門的邏輯函數(shù)式為顯然，或非門電路的邏輯功能為：有1出0；全0出1或非門真值表F

≥1AB

1F一個或門和一個非門構(gòu)成或非門或門非門F

≥1AB或非門的邏輯電路圖符號BAF001100010110或非門的邏輯函數(shù)式為：1.“與非”門、“或非”門2.“與或非”門邏輯功能：與門中只要有1個輸出為1，F(xiàn)即為0；兩個與門輸出均為0時，F(xiàn)全為1。F1

& AB兩個與門、一個或門和一個非門構(gòu)成與或非門與門非門與或非門的邏輯電路圖符號F2

& CD與門或門

& ABF

≥1

& CDF3

≥1

1F或非門的邏輯函數(shù)式為：3.“異或”門F

=1AB異或門圖符號

異或門是一個只有兩輸入、一輸出的邏輯門電路。

由異或門真值表可看出，其邏輯功能可描述為：相同出0，相異出1。異或門真值表BAF000101011110異或門邏輯式4.“同或”門F

=1AB同或門圖符號

顯然，同或門是異或門的非。其邏輯功能：相同出1，相異出0。同或門真值表BAF001100010111A

☉

B1、2、3、

學習小結(jié)1、畫出基本邏輯門電路電路圖，寫表達式及真值表。

作業(yè)四、集成門電路簡介

分立元件構(gòu)成的門電路，不但元件多體積大，而且連線和焊點也太多，因而造成電路的可靠性較差。隨著電子技術的飛速發(fā)展及集成工藝的規(guī)?；a(chǎn)，目前分立元件門電路已經(jīng)被集成門電路所替代。

采用半導體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路，這種特殊的工藝稱為集成。集成門電路與分立元件的門電路相比，不但體積小、重量輕、功耗小、速度快、可靠性高、而且成本較低、價格便宜，十分方便于安裝和調(diào)試。

按導電類型和開關元件的不同，集成門電路可分為雙極型集成邏輯門和單極型集成邏輯門兩大類。(一)TTL與非門

邏輯電路的輸入端和輸出端都采用了半導體晶體管，稱之為Transistor-Transistor-Logic(晶體管-晶體管-邏輯電路)，簡稱為TTL，TTL集成邏輯門是目前應用最廣泛的集成電路。3.6V0.3VR4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)輸入級中間級輸出級TTL與非門內(nèi)部電路組成結(jié)構(gòu)圖R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)

輸入級由多發(fā)射極晶體管T1和電阻R1組成。所謂多發(fā)射極晶體管，可看作由多個晶體管的集電極和基極分別并接在一起，而發(fā)射極作為邏輯門的輸入端。實現(xiàn)“與”邏輯作用。(一)TTL與非門R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)

中間級由電阻R2，R3和三極管T2組成。作用：1、輸出信號驅(qū)動三極管T3和T5；2、控制T4、T5管工作在截然相反的兩個狀態(tài)；3、前級電流放大以供給T5足夠的基極電流。(一)TTL與非門R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)

輸出級由晶體管T3、T4和T5及電阻R4和R5組成。T5導通時T4截止，T5截止時T4導通。(一)TTL與非門1.TTL與非門的電壓傳輸特性

非門的電壓傳輸特性曲線是指輸出電壓與輸入電壓之間的對應關系曲線，它反映了電路的靜態(tài)特性（如圖（b）所示）。測試電路如圖（a）所示，將TTL與非門的一個輸入端的電位由零逐漸增大，而將其它輸入端接高電平（電源正極），測出其輸出電壓。

（a）傳輸特性的測試方法（b）傳輸特性1.TTL與非門的電壓傳輸特性

從電壓傳輸特性上可以看到，TTL與非門的標準低電平是0.3V，這時的輸出為高電平3.6V，當輸入信號偏離標準低電平而增大時，輸出的高電平并沒立即下降，大約當輸入接近1.4V時，輸出信號開始迅速下降；TTL與非門的標準高電平是3.6V，這時的輸出為低電平0.3V，同樣當輸入信號偏離標準高電平3.6V而減小時，輸出的高電平也不立即上升。

U0HUILU0LUIHABCDEu0/Vui/V1231234TTL與非門電壓傳輸特性輸出高電平UON輸出低電平UOFF關門電平開門電平1.TTL與非門的電壓傳輸特性U0HUILU0LUIHABCDEu0/Vui/V1231234TTL與非門參數(shù)的測試要在一定條件下進行，一般要遵守的原則有：不用的輸入端應懸空(懸空端子為高電平“1”)；輸出高電平時不帶負載；輸出低電平時輸出端應接規(guī)定的灌電流負載；輸出高電平時輸出端應接規(guī)定的拉電流負載。TTL與非門電壓傳輸特性輸出高電平UON輸出低電平UOFF關門電平開門電平②UOL是被測與非門一輸入端接1.8伏、其余輸入端開路、負載接380歐的等效電阻時，輸出端的電壓值。典型值0.3V2.TTL與非門的主要參數(shù)①U0H是被測TTL與非門一個輸入端接地、其余輸入端開路時的輸出端電壓值，典型值3.6V。③關門電平UOFF：輸出為0.9UOH時，所對應的輸入電壓稱為關門電平UOFF。典型值為1V④開門電平UON：輸出為0.35V時，所對應的輸入電壓稱為開門電平UON。典型值為1.4V

。其余參看課本。1.集電極開路的TTL與非門(OC門)

去掉普通TTL與非門中的T3、T4管，讓T5管的集電極開路，即構(gòu)成集電極開路的“與非”門。R5T3T4R4R1ABCR2+5VT1T2R3T5F(U0)(Ui)RC+UCOC門在使用時要外接一個電源UC和一個電阻RCOC門的特點是輸出門T5的集電極開路。(二)其它類型的門電路R1ABR2+5VT1T2R3T5FRC+UC當OC門輸入全為高時，T2和T5導通飽和，輸出F為低電平0.3V0.3VOC門輸入有一個為低時，T2、T5截止，輸出F為高電平UC

UC

OC門同樣可實現(xiàn)與非功能OC門的邏輯電路圖符號ABF&OC門可實現(xiàn)“線與”邏輯ABF1&CDF2&F“線與”邏輯功能RC＋UC可實現(xiàn)“與或非”邏輯運算左圖所示即利用OC門使輸出轉(zhuǎn)換為12V的電路

上述分析可知，OC門具有“線與”功能，并且在線與的過程中實現(xiàn)了輸出對輸入的與或非邏輯運算。OC門還可用于數(shù)字系統(tǒng)接口部分的電平轉(zhuǎn)換。ABF&RC＋12VOC門還可以用來驅(qū)動指示燈、繼電器等，如左圖所示電路。ABF&＋UC2.三態(tài)輸出門

三態(tài)門控制端EN=1時，相當于控制端放棄控制權(quán)，此時三態(tài)門相當于一個普通與非門，輸出由輸入端A、B決定。

三態(tài)門控制端EN=0(有效態(tài))時，控制端行使控制權(quán)，此時由于電路在EN=1時輸出有高、低電平兩種狀態(tài)；在EN=0時輸出為高阻態(tài)，共呈三種狀態(tài)，因此稱為三態(tài)門。ABE/DFEN&三態(tài)門真值表BAF011101011110EN1110×高阻態(tài)0×三態(tài)門邏輯圖符號ABE/DFEN&利用三態(tài)門可以實現(xiàn)總線結(jié)構(gòu)圖示為三態(tài)門總線結(jié)構(gòu)圖。用一根總線輪流傳送幾個不同的數(shù)據(jù)或控制信號時，讓連接在總線上的所有三態(tài)門控制端輪流處于高電平，任何時間只能有一個三態(tài)門處工作狀態(tài)，其余三態(tài)門均為高阻狀態(tài)。這樣，總線將輪流接受來自各個三態(tài)門的輸出信號。這種利用總線來傳送數(shù)據(jù)或信號的方法廣泛應用于計算機技術中。總線（BUS）D1&EN……&EN&END2DnE/DnE/D1E/D2L1L2Ln兩種常用的TTL與非門集成電路芯片管腳排列圖(a)74LS00與非門芯片管腳排列圖

電源

1234567

&

&

&

&

1413

12

11

10

9

8

地

&

&

1234567

14

13

12

11

10

9

8

電源

地(b)74LS20與非門芯片管腳排列圖

型號中74是指標準型系列TTL芯片；L指低功耗；S表示肖特基。其中74LS00中包含四個2輸入的與非門；74LS20包括兩個4輸入的與非門。芯片中的電源線和“地”線均為公用。4、非OC門結(jié)構(gòu)的與非門輸出端不能并聯(lián)；使用TTL與非門芯片時需注意事項1、不用的管腳可以懸空，不可以接地；2、不用的管腳可以接高電平，不可以接低電平；5、輸出端接容性負載時，應接大電阻(≥2.7K)限流；3、幾個輸入端引腳可以并聯(lián)連接；6、TTL集成電路的電源電壓應滿足±5V要求，輸入信號電平應在0~5V之間。注意7、用45W以下電鉻鐵焊接，最好用中性焊劑，設備應良好接地。3.CMOS門電路CMOS門電路也是應用極廣的一種邏輯門電路，它具有靜態(tài)功耗極小、工作電源范圍寬、扇出系數(shù)大、抗干擾能力強等優(yōu)點，它的傳輸特性曲線與TTL門電路類似，主要區(qū)別：（1）CMOS門電路的輸入電阻極高。（2）CMOS電路的輸出高電平約為電源電壓，一般為+5V；低電平為0V左右。因此其抗干擾能力強。使用時，一般CMOS門電路不與TTL門電路一起用，在需要同時用CMOS門電路和TTL門電路時，要注意它們的連接問題。

五、集成電路符號及管腳排列圖

1、常用組合邏輯門電路符號

五、集成電路符號及管腳排列圖2、各種集成電路芯片管腳排列圖

五、集成電路符號及管腳排列圖2、各種集成電路芯片管腳排列圖

五、集成電路符號及管腳排列圖2、各種集成電路芯片管腳排列圖

五、集成電路符號及管腳排列圖2、各種集成電路芯片管腳排列圖

六、測試注意事項及知識要點1、TTL、CMOS集成電路外引線排列：

如前所述，TTL集成門電路外引腳分別對應邏輯符號圖中的輸入、輸出端，對于標準雙列直插式的TTL集成電路中，7腳為電源地（GND），14腳為電源正極（＋5V），其余管腳為輸入和輸出，若集成芯片引腳上的功能標號為NC，則表示該引腳為空腳，與內(nèi)部電路不連接。

六、測試注意事項及知識要點2、外引腳的識別方法：

將集成塊正面對準使用者，以凹口側(cè)小標志點“·”為起始腳1，逆時針方向數(shù)1，2，3，…，N腳，使用時根據(jù)功能查找IC手冊，即可知各管腳功能，如圖5-1-18。

六、測試注意事項及知識要點3、TTL電路（OC門和三態(tài)門除外）的輸出端不允許并聯(lián)使用，也不允許直接與＋5V電源或地線相連，否則將會使電路的邏輯混亂并損害器件。

4、TTL電路輸入端外接電阻要慎重，針對不同的邏輯門對外電阻阻值有不同要求，要考慮輸入端負載特性，否則會影響電路的正常工作。

六、測試注意事項及知識要點5、多余輸入端的處理：

輸入端可以串入一個1K～10K的電阻或直接接在大于＋2.4V和小于＋4.5V電源上，以獲得高電平輸入，直接接“地”為低電平輸入?；蜷T及或非門等TTL電路的多余輸入端不能懸空，只能接“地”。與門、與非門等TTL電路的多余輸入端可以懸空（相當于高電平），但懸空時對地呈現(xiàn)阻抗很高，容易受到外界干擾，因此，可將它們接電源或與其他輸入并聯(lián)使用，但并聯(lián)時對信號的驅(qū)動電流的要求增加了。

六、測試注意事項及知識要點6、嚴禁帶電操作，應該在電路切斷電源的時候，拔插集成電路，否則容易引起集成電路的損壞。

7、CMOS集成電路的正電源端VDD接電源正極，VSS接電源負極（通常接地），不允許反接。同樣在裝接電路，拔插集成電路時，必須切斷電源，嚴禁帶電操作。

六、測試注意事項及知識要點

8、CMOS集成電路多余的輸入端不允許懸空，應按邏輯要求處理接電源或地，否則將會使電路的邏輯混亂并損害器件。

9、CMOS集成電路器件的輸入信號不允許超出電源電壓范圍，或者說輸入端的電流不得超過10mA。若不能保證這一點，必須在輸入端串聯(lián)電阻，CMOS電路的電源電壓應先接通，再接入信號，否則會破壞輸入端的結(jié)構(gòu)，關機時應先斷輸入信號再切斷電源。F=ABC是三輸入的與門；G是非門(略)。

TTL門的邏輯高電平約為3.6V；低電平約為0.3V。CMOS門的邏輯高電平約為5~10V,低電平約為0~0.4V.使用時特別要注意CMOS門芯片不用的輸入端不能懸空！其他注意事項可參看課本。TTL門和CMOS門的邏輯高電平和邏輯低電平大約為多少？使用時兩類門各要注意些什么？兩個TTL與非門的輸出端可以直接連接嗎？為什么？三態(tài)門與普通TTL與非門相比有什么不同？三態(tài)門主要應用于什么場合？

普通與非門只有高電平和低電平兩種狀態(tài)，三態(tài)門除了這兩種狀態(tài)還有高阻態(tài)。三態(tài)門主要應用于總線傳送，它可進行單向數(shù)據(jù)傳送，也可以進行雙向數(shù)據(jù)傳送。

不能直接相連！因為當輸出端連在一起時，若各門的輸出電平不同，則會有一個很大的電流由輸出為高電平的門流向輸出為低電平的門，從而將門電路燒毀。邏輯函數(shù)F=ABC和G=A各為何門？畫出它們的邏輯圖符號和寫出其真值表.問題與討論

基本的邏輯運算有哪些？同或門和異或門的功能是什么？二者的聯(lián)系？如何用電路實現(xiàn)與、或、非運算？你能說出課本中復合門的種類和功能嗎？檢驗學習結(jié)果你會做嗎？1、2、3、

學習小結(jié)1、在時間上和數(shù)值上均作連續(xù)變化的電信號稱為

信號；在時間上和數(shù)值上離散的信號叫做

信號。2、在正邏輯的約定下，“1”表示

電平，“0”表示

電平。3、數(shù)字電路中，輸入信號和輸出信號之間的關系是邏輯關系，所以數(shù)字電路也稱為

電路。在

關系中，最基本的關系是

、

和

關系，對應的電路稱為

門、

門和

門。4、功能為有1出1、全0出0門電路稱為

門；

功能的門電路是異或門；實際中

門應用的最為普遍。練習1、畫出各種常用邏輯門電路電路圖，寫表達式及真值表。

作業(yè)

情境5數(shù)字控制電路的設計及組裝調(diào)試任務5-2

組合邏輯電路的分析、設計及組裝調(diào)試2025/1/14情境1直流電路的等效變換及測試83電工電子技術及應用學習內(nèi)容及目標:2025/1/14情境1直流電路的等效變換及測試84任務5-2組合邏輯電路的分析、設計及組裝調(diào)試能力目標1、能對數(shù)字邏輯電路分析其功能和適宜性；2、能根據(jù)要求設計組合邏輯電路。知識目標1、能說出組合邏輯電路的分析方法；2、能說出組合邏輯電路的設計方法。2025/1/14情境1直流電路的等效變換及測試85一、組合邏輯電路的化簡與分析

在實際應用中可以將基本邏輯電路組合起來，構(gòu)成組合邏輯電路，以實現(xiàn)更為復雜的邏輯功能。在設計邏輯電路時，完成同一個邏輯功能的電路可以有很多，要結(jié)合器件的特點，盡可能簡化邏輯電路，使用盡可能少的集成電路。為使組合邏輯電路盡可能合理，我們先討論邏輯代數(shù)的基本規(guī)律，用它來簡化邏輯電路。（一）邏輯代數(shù)的基本定律與運算或運算非運算1.基本運算法則:交換律：結(jié)合律：分配律：反演律：2.基本代數(shù)規(guī)律:

邏輯代數(shù)在運算時應遵循先括號內(nèi)后括號外、先“與”運算后“或”運算的規(guī)則，也可利用分配律或反演律變換后再運算。3.邏輯代數(shù)的常用公式邏輯函數(shù)的代數(shù)化簡練習1例化簡邏輯函數(shù)解…提取公因子A…應用反演律將非與變換為或非…消去互非變量后，保留公因子A，實現(xiàn)并項。例化簡邏輯函數(shù)解…應用或運算規(guī)律，括號內(nèi)為1…提取公因子AC邏輯函數(shù)的代數(shù)化簡練習2例化簡邏輯函數(shù)解…提取公因子C…應用反演律將非或變換為與非…消去多余因子AB，實現(xiàn)化簡。邏輯函數(shù)的代數(shù)化簡練習3

用代數(shù)法化簡下列邏輯函數(shù)式AC1.F=ABCDE+ABC+AC2.F=AB+ABD+AC+ACE3.F=ABC+ABC+ABC+ABC4.F=ABC+AB+ACAB+ACAC+ABA5.F=(A+B)(A+C)A+BC6.F=AB+C+ACD+BCDAB+C+D1、2、3、

學習小結(jié)1、復習熟記邏輯代數(shù)化簡公式；2、練習：

作業(yè)1.F=ABCDE+ABC+AC2.F=AB+ABD+AC+ACE3.F=ABC+ABC+ABC+ABC4.F=ABC+AB+AC5.F=(A+B)(A+C)（二）組合邏輯電路的分析

數(shù)字電路的邏輯關系可以用真值表、邏輯表達式及邏輯圖來表示。真值表直觀，可以清楚表明在各種輸入情況下的輸出，但當輸入變量較多時，比較繁瑣；邏輯表達式簡單，且可依據(jù)邏輯代數(shù)的基本定律進行化簡，達到最簡形式；邏輯圖則與硬件直接相關，根據(jù)邏輯圖可以方便地接線，組成實際電路。分析電路時也是從實際邏輯電路圖出發(fā)，故在實際應用中，要求能熟練地對這三種表達方法進行轉(zhuǎn)換。

組合邏輯電路的分析，就是根據(jù)給定的邏輯電路，找出其輸出信號和輸入信號之間的邏輯關系，從而確定電路的邏輯功能并進行簡化，這直接關系到數(shù)字電路的復雜程度和性能指標。（二）組合邏輯電路的分析

組合邏輯電路的分析步驟為：已知邏輯圖→寫邏輯表達式→運用邏輯代數(shù)化簡或變換→畫出新邏輯圖或列真值表→分析邏輯功能。已知邏輯圖寫出邏輯式運用邏輯代數(shù)化簡或變換列出邏輯真值表指出邏輯功能畫出新邏輯圖分析下圖所示組合電路的功能。例FAB&&&&

1.寫出邏輯表達式

根據(jù)邏輯圖寫出相應邏輯式組合邏輯電路的分析示例1

3.化簡邏輯式應用代數(shù)法化簡邏輯函數(shù)式…應用了反演律…還是應用了反演律…應用了分配律…應用了吸收律，得到最簡形式。組合邏輯電路的分析示例1BAF000101011110

4.列出真值表

由真值表可看出：輸入AB相同時，輸出為0；輸入AB相異時，輸出為1。顯然，這是一個異或門電路，具有異或功能。

5.指出邏輯功能組合邏輯電路的分析示例1組合邏輯電路的分析示例2分析下圖所示組合電路的功能。例

已知邏輯電路圖AB1&

F≥11&1.

根據(jù)邏輯圖寫出相應邏輯式：2.根據(jù)表達式畫出新的電路圖：F

=1AB組合邏輯電路的分析示例2BAF0001010111104.

根據(jù)表達式列出相應真值表

由真值表可看出：輸入AB相同時，輸出為0；輸入AB相異時，輸出為1。顯然，這是一個異或門電路，具有異或功能。5.指出邏輯功能組合邏輯電路的分析示例21.分析下圖所示邏輯電路的功能：2.分析下圖所示邏輯電路的功能：1、2、3、

學習小結(jié)1、分析下圖所示邏輯電路的功能。作業(yè)ABF≥1≥1≥1≥1

回顧：

1、

2、

3、二、組合邏輯電路設計二、組合邏輯電路設計（一）組合邏輯電路設計步驟1、分析題目要求，找出條件與結(jié)果，分別賦以變量，并規(guī)定0、1

代表的狀態(tài)含義；2、根據(jù)要求列真值表（唯一）；3、根據(jù)真值表寫出邏輯表達式并化成最簡形式；4、根據(jù)邏輯表達式畫出電路圖。（二）組合邏輯電路設計實例

加法器是用來進行二進制數(shù)加法運算的組合邏輯電路，是數(shù)字計算機中不可缺少的基本部件之一。在加法運算中，只考慮兩個加數(shù)本身相加，不考慮從低位來的進位，這種加法器稱為半加器，即只完成二進制數(shù)最低位的運算。1.半加器的設計思考：

兩個一位二進制數(shù)的加法運算在電路中是如何實現(xiàn)的？1.半加器的設計舉例：A=1101,B=1001,計算A+B。11011001+0110100111.半加器的設計加法運算的基本規(guī)則：（1）逢二進一。（2）最低位是兩個數(shù)最低位的疊加，不需考慮進位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進位。（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位。1.半加器的設計條件：A---加數(shù)；B---被加數(shù)；結(jié)果：S---本位和；C---進位。1）分析要求，找出條件、結(jié)果，賦變量，設定狀態(tài)含義：1.半加器的設計真值表2）列真值表：1.半加器的設計真值表3）寫表達式并化簡：1.半加器的設計=1&ABSC邏輯圖半加器ABCS邏輯符號4）畫電路圖：1.半加器的設計2.三人表決電路的設計要求：

3個評委進行表決，多數(shù)同意視為通過。設計設三評委分別用輸入變量A、B、C表示，燈亮時為決議通過，其值為“1”，燈滅時為決議未通過，其值為“0”；輸出報警信號用F表示。

1

確定邏輯函數(shù)與變量關系2.三人表決電路的設計

根據(jù)上述假設，我們可根據(jù)題目要求，首先把電路的功能真值表列寫出來。2列出相應真值表2.三人表決電路的設計

3

列出邏輯函數(shù)式

4

得出最簡式2.三人表決電路的設計

5

畫出邏輯電路圖2.三人表決電路的設計要求：對溫度、煙霧、紅外線進行檢測，當滿足2個以上條件時視為發(fā)生了火災。

1.設計一個火災報警電路1、2、3、

學習小結(jié)要求：對兩個二進制一位數(shù)進行大小比較，輸出結(jié)果。

1、設計一個大小比較電路作業(yè)

把若干個0和1按一定規(guī)律編排起來的過程稱為編碼。通過編碼獲得的不同二進制數(shù)的組合稱為代碼。

能實現(xiàn)把某種特定信息轉(zhuǎn)換為機器識別的二進制代碼的組合邏輯電路稱為編碼器。三、常見組合邏輯電路1.8線-3線編碼器

當I0

-I7輸入都為0時，輸出為二進制000，當某個輸入端變?yōu)?時，如I5=1，則對應輸出端結(jié)果變?yōu)?01，可見，該電路能夠把一位8進制數(shù)轉(zhuǎn)變成三位2進制數(shù)輸出，叫8線—3線編碼器。

1.8線-3線編碼器&&&11111111111110101100011010001000

譯碼和編碼的過程相反。通過譯碼可將輸入的二進制代碼按編碼時的原意譯成對應的特定信息或十進制數(shù)碼輸出。譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把機器識別的、給定的二進制代碼“翻譯”成為人們識別的特定信息，使其輸出端具有某種特定的狀態(tài)，并且在輸出通道中相應的一路有信號輸出。

譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配、存儲器尋址和組合控制信號等。2.顯示譯碼器

用來驅(qū)動各種顯示器件，把用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀顯示出來的電路稱為顯示譯碼器。數(shù)碼顯示管是常用的顯示器件之一。數(shù)碼管產(chǎn)品外形圖常用的數(shù)碼顯示管有半導體發(fā)光二極管構(gòu)成的LED和液晶數(shù)碼管LCD兩類。數(shù)碼管是用某些特殊的半導體材料分段式封裝而成的顯示譯碼器常見器件。半導體LED數(shù)碼管的基本單元是PN結(jié)，目前較多采用磷砷化鎵做成的PN結(jié)，當外加正向電壓時，就能發(fā)出清晰的光。2.顯示譯碼器

單個PN結(jié)可以封裝成發(fā)光二極管，多個PN結(jié)可以按分段式封裝成半導體LED數(shù)碼管，其管腳排列如圖所示。管腳排列圖

abcd

a

efgh

gedcbf2.顯示譯碼器

LED數(shù)碼管將十進制數(shù)碼分成七段，每一段都是一個發(fā)光二極管，七個發(fā)光二極管有共陰極和共陽極兩種接法。前者某一段接高電平時發(fā)光，后者某一段接低電平時發(fā)光。共陰極七段LED管a

b

c

d

e

f

g

h

+UCC

a

b

c

d

e

f

g

h

共陽極七段LED管2.顯示譯碼器

半導體數(shù)碼管在使用時每個管要串聯(lián)約100Ω的限流電阻。常用的共陰極數(shù)碼顯示器真值表如下：2.顯示譯碼器七段顯示譯碼器

七段顯示譯碼器是用來與數(shù)碼管相配合、把二進制BCD碼表示的數(shù)字信號轉(zhuǎn)換為數(shù)碼管所需的輸入信號。常用的七段顯示譯碼器型號有：74LS47、74LS48、CC4511等。CC451112345678161514131211109BI2.顯示譯碼器七段顯示譯碼器CC451112345678161514131211109BI

圖示為集成顯示譯碼器CC4511的管腳排列圖。其中A2~A0為輸入端；a~g為輸出端，還有電源端和“地”端；其余為控制端。2.顯示譯碼器CC451112345678161514131211109BI

正常工作狀態(tài)下，LT、BI需接高電平，LE鎖定端應始終接低電平，均處無效態(tài)，在數(shù)據(jù)輸入端A3、A2、A1、A0輸入一組8421BCD碼，在輸出即可得到一組7位的二進制代碼，代碼組送入數(shù)碼管，就可以顯示與輸入相對應的十進制數(shù)。2.顯示譯碼器CC4511功能真值表輸入輸出LEA3A2A1A0abcdefg顯示字形010××××11111118100××××0000000消隱110000011111100110000101100001110001011011012110001111110013110010001100114110010110110115110011000111116110011111100007110100011111118110100111100119

在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，稱為數(shù)據(jù)選擇器。

數(shù)據(jù)選擇器可實現(xiàn)將數(shù)據(jù)源傳來的數(shù)據(jù)分配到不同通道上，因此它類似于一個單刀多擲開關，如圖所示。

數(shù)據(jù)選擇器根據(jù)地址選擇信號，從而將輸入數(shù)據(jù)分配到相應的通道上。兩個74LS153芯片可構(gòu)成八位數(shù)值比較器時，可將低位的輸出端和高位的比較輸入端對應相連，高位芯片的輸出端作為整個八位比較器的比較結(jié)果輸出端。A1A0D3D2D1D0Y3.數(shù)據(jù)選擇器

集成數(shù)據(jù)選擇器的規(guī)格很多，常用的型號有74LS151、CT4138八選一選擇器，74LS153、CT1153雙四選一等。

集成數(shù)據(jù)選擇器74LS153中，D0~D3是輸入的四路信號；A0、A1是地址選擇控制端；S是選通控制端；Y是輸出端。輸出端Y可以是四路輸入數(shù)據(jù)中的任意一路。3.數(shù)據(jù)選擇器A0A1D3D2D1D0Y

在選通狀態(tài)下：地址控制端A1A0=01時，D1被選通，Y=D1地址控制端A1A0=10時，D2被選通，Y=D2地址控制端A1A0=11時，D3被選通，Y=D3

集成數(shù)據(jù)選擇器的管腳排列圖及功能真值表均可在電子手冊上查到，關鍵是要看懂功能真值表，理解其邏輯功能，正確選用型號。地址控制端A1A0=00時，D0被選通，Y=D03.數(shù)據(jù)選擇器編碼器在數(shù)字電路中的作用是什么？編碼器的輸入是二進制數(shù)還是特定信息？3線-8線編碼器的輸入有幾個？數(shù)據(jù)選擇器的輸出端Y由電路中的什么信號來控制？何謂譯碼器？譯碼器的輸入和輸出哪個是二進制數(shù)？哪個是特定信息？檢驗學習結(jié)果本部分內(nèi)容學習結(jié)束。Goodbye!

情境5數(shù)字控制電路的設計及組裝調(diào)試任務5-3集成觸發(fā)器功能測試2025/1/14情境1直流電路的等效變換及測試141電工電子技術及應用學習目的與要求能力目標1、能識別、測試集成觸發(fā)器功能；2、能正確選擇、使用集成觸發(fā)器。知識目標1、能寫出各常用觸發(fā)器的邏輯符號及特性表；2、能畫出各種觸發(fā)器波形圖。

在組合邏輯電路中，任一時刻的輸出信號，僅由當前的輸入信號決定，當輸入信號發(fā)生變化時，輸出信號就相應地發(fā)生變化。而在時序邏輯電路（簡稱時序電路）中，任一時刻的輸出信號不僅與當時的輸入信號有關，還與電路原來的狀態(tài)有關，也可以說時序邏輯電路具有記憶功能。時序邏輯電路的組成不光包括各種邏輯門電路，還包括各種不同類型的觸發(fā)器。本任務主要學習常用觸發(fā)器的邏輯功能及應用。任務5-3：觸發(fā)器原理及應用

觸發(fā)器是構(gòu)成時序電路的基本器件，雙穩(wěn)態(tài)觸發(fā)器具有兩種穩(wěn)定狀態(tài)，在外加觸發(fā)信號的作用下，電路狀態(tài)會發(fā)生翻轉(zhuǎn)，即輸出端由一種穩(wěn)定狀態(tài)翻轉(zhuǎn)為另一種狀態(tài)，然后保持不變；如果再來一個觸發(fā)信號，再翻轉(zhuǎn)，稱為雙穩(wěn)態(tài)觸發(fā)器。觸發(fā)器的種類很多，按邏輯功能分類，可分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器等等；按觸發(fā)器電路的內(nèi)部結(jié)構(gòu)分類，有基本RS觸發(fā)器、同步RS觸發(fā)器、主從觸發(fā)器和維持阻塞型觸發(fā)器等。我們主要學習各種觸發(fā)器的邏輯功能和應用方法，掌握各種時序邏輯電路的基本設計方法和分析方法。任務5-3：觸發(fā)器原理及應用

基本RS觸發(fā)器是任何結(jié)構(gòu)復雜的觸發(fā)器必須包含的一個最基礎的組成單元，它可以由兩個與非門或兩個或非門交叉連接構(gòu)成。例如由兩個與非門構(gòu)成的RS觸發(fā)器：&QRSQ門1&門2正常情況下，兩個輸出端子應保持互非狀態(tài)。一對互非的輸入端子字母上面橫杠表示低電平有效觸發(fā)器的兩個穩(wěn)定狀態(tài)：輸出端Q=1時，觸發(fā)器為1態(tài)；輸出端Q=0時，觸發(fā)器處0態(tài)。一、基本RS觸發(fā)器1.基本RS觸發(fā)器的電路構(gòu)成&QRSQ門1&門20次態(tài)Qn+1=0,Qn+1=1

11110觸發(fā)器現(xiàn)態(tài)Qn=1，R=0,S=1有0出1全1出00觸發(fā)器現(xiàn)態(tài)Qn=0，R=0,S=1次態(tài)Qn+1=0,Qn+1=1

觸發(fā)器狀態(tài)由1變?yōu)?，置0功能！觸發(fā)器狀態(tài)不變，仍為置0功能！1歸納：基本的RS觸發(fā)器的兩個與非門通過反饋線交叉組合在一起。只要兩個輸入端狀態(tài)不同且輸入端R=0，無論輸出現(xiàn)態(tài)如何，次態(tài)總是為0，因此通常把R稱作清零端。2.基本RS觸發(fā)器的邏輯功能&QRSQ門1&門21次態(tài)Qn+1=1,Qn+1=0

00011觸發(fā)器現(xiàn)態(tài)Qn=0，R=1,S=0有0出1全1出01觸發(fā)器現(xiàn)態(tài)Qn=1，R=1,S=0次態(tài)Qn+1=1,Qn+1=0

觸發(fā)器狀態(tài)由0變?yōu)?，置1功能！觸發(fā)器狀態(tài)不變，仍為置1功能！2歸納：只要基本RS觸發(fā)器的兩個輸入端狀態(tài)不同且輸入端S=0處低電平有效態(tài)，無論輸出現(xiàn)態(tài)如何，次態(tài)總是為1，因此通常把S稱作置1端。2.基本RS觸發(fā)器的邏輯功能&QRSQ門1&門21次態(tài)Qn+1=0,Qn+1=1

10100觸發(fā)器現(xiàn)態(tài)Qn=0，R=1,S=1全1出0有0出11觸發(fā)器現(xiàn)態(tài)Qn=1，R=1,S=1次態(tài)Qn+1=1,Qn+1=0

觸發(fā)器狀態(tài)不變，保持功能！觸發(fā)器狀態(tài)不變，保持功能！3歸納：當基本RS觸發(fā)器的兩輸入端狀態(tài)相同均為1時，都處無效狀態(tài)。輸出不會發(fā)生改變，繼續(xù)保持原來的狀態(tài)。因此在兩個輸入端同時為高電平時觸發(fā)器起保持功能。111全1出000有0出12.基本RS觸發(fā)器的邏輯功能&QRSQ門1&門20次態(tài)Qn+1=1,Qn+1=1

0011觸發(fā)器現(xiàn)態(tài)Qn=0，R=0,S=0有0出1

觸發(fā)器的兩個互非輸出端出現(xiàn)相同的邏輯混亂情況，顯然這是觸發(fā)器正常工作條件下不允許發(fā)生的，因此必須加以防范。4歸納：當基本RS觸發(fā)器的兩輸入狀態(tài)相同均為0時，都處有效狀態(tài)，（但當R、S由00狀態(tài)變?yōu)?1狀態(tài)時，Q輸出不確定，因為RS不可能絕對同時變化）此時互非輸出無法正確選擇指令而發(fā)生邏輯混亂。我們把兩輸入同時為0的狀態(tài)稱為禁止態(tài)，電路正常工作時不允許此情況發(fā)生。有0出12.基本RS觸發(fā)器的邏輯功能

功能真值表以表格的形式反映了觸發(fā)器從現(xiàn)態(tài)Qn向次態(tài)Qn+1轉(zhuǎn)移的規(guī)律。這種方法很適合在時序邏輯電路的分析中使用。Qn+1000禁止態(tài)001禁止態(tài)0100

“置0”0110

“置0”1001

“置1”1011

“置1”1100

保持1111

保持3.基本RS觸發(fā)器的特性表

反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的線段圖形稱為時序波形圖。置0置1置1禁止保持置1置1QQ不定

具有時鐘脈沖控制端的RS觸發(fā)器稱為鐘控RS觸發(fā)器，也稱同步RS觸發(fā)器。鐘控RS觸發(fā)器的狀態(tài)變化不僅取決于輸入信號的變化，還受時鐘脈沖CP的控制。二、可控RS觸發(fā)器&&門2門1門1和門2構(gòu)成基本的RS觸發(fā)器SDRD&門3&門4直接置“0”端直接置“1”端門3和門4構(gòu)成RS引導觸發(fā)器RS置“0”輸入端高電平有效置“1”輸入端高電平有效CPQQCP端子稱為時鐘脈沖控制端。CP=0時無論RS何態(tài)，觸發(fā)器均保持原態(tài)；CP=1時觸發(fā)器輸出狀態(tài)由R和S狀態(tài)決定。1.可控RS觸發(fā)器的基本結(jié)構(gòu)CP當時鐘脈沖CP=0時的情況：1

設觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=1。正常情況下，直接置0、置1端懸空為“1”。&&門2門1SDRD&門3&門4RSQQ001門3和門4因CP=0而有0出111110門1有0出1101門2全1出0觸發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)不變，保持功能！2.可控RS觸發(fā)器的邏輯功能分析當時鐘脈沖CP=0時的情況：1CP&&門2門1SDRD&門3&門4RSQQ0若觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0時：1010門3和門4仍因CP=0而有0出11111門1全1出0010門2有0出1觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)不變，保持功能！歸納：當鐘控RS觸發(fā)器的時鐘脈沖控制端狀態(tài)為低電平“0”時，無論兩輸入狀態(tài)或輸出現(xiàn)態(tài)如何，觸發(fā)器均保持原來的狀態(tài)不變！換句話說：在CP=0期間鐘控RS觸發(fā)器不能被觸發(fā)，因此狀態(tài)無法改變，為保持功能。12.可控RS觸發(fā)器的邏輯功能分析時鐘脈沖CP=1時的情況：2CP&&門2門1SDRD&門3&門4RSQQ10101此時門3有0出11110門1全1出001門2有0出1觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)由0翻轉(zhuǎn)為1，置1功能！歸納：當時鐘脈沖控制端狀態(tài)為高電平“1”時，電路被觸發(fā)，輸出次態(tài)隨著兩輸入狀態(tài)及輸出現(xiàn)態(tài)發(fā)生改變。此時只要輸入R=0、S=1，無論輸出現(xiàn)態(tài)如何，鐘控RS觸發(fā)器均為置1功能。為此把S稱為置1端，高電平有效。101門4全1出01)當輸入R=0，S=1時設觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=12.可控RS觸發(fā)器的邏輯功能分析時鐘脈沖CP=1時的情況：2CP&&門2門1SDRD&門3&門4RSQQ11010此時門4有0出11101門2全1出010觸發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)由1改變?yōu)?，置0功能！110門3全1出02)當輸入R=1，S=0時設觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門1有0出12.可控RS觸發(fā)器的邏輯功能分析時鐘脈沖CP=1時的情況：2歸納：當時鐘脈沖控制端狀態(tài)為高電平“1”時，電路被觸發(fā)，輸出次態(tài)隨著兩輸入狀態(tài)及輸出現(xiàn)態(tài)發(fā)生改變。此時只要輸入R=1、S=0，無論輸出現(xiàn)態(tài)如何，鐘控RS觸發(fā)器均為置0功能。為此把R稱為置0端，高電平有效。CP&&門2門1SDRD&門3&門4RSQQ10101此時門4有0出11101門2全1出010觸發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)不變，仍為置0功能！110門3全1出02)當輸入R=1，S=0時設觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=1門1有0出12.可控RS觸發(fā)器的邏輯功能分析時鐘脈沖CP=1時的情況：2CP&&門2門1SDRD&門3&門4RSQQ11010此時門4有0出11111門2有0出101觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)不變，保持功能！000門3也是有0出13)當輸入R=0，S=0時設觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門1全1出012.可控RS觸發(fā)器的邏輯功能分析時鐘脈沖CP=1時的情況：2CP&&門2門1SDRD&門3&門4RSQQ10101此時門4有0出11111門2全1出010觸發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)不變，保持功能！100門3也是有0出13)當輸入R=0，S=0時設觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=1門1有0出10歸納：當時鐘脈沖控制端狀態(tài)為“1”時，電路被觸發(fā)。但是，當R和S均等于0為無效態(tài)時，則無論輸出現(xiàn)態(tài)如何，輸出次態(tài)均不發(fā)生改變，此時稱觸發(fā)器為保持功能。2.可控RS觸發(fā)器的邏輯功能分析時鐘脈沖CP=1時的情況：2CP&&門2門1SDRD&門3&門4RSQQ11010此時門4全1出01100門2有0出111觸發(fā)器次態(tài)Qn+1=1，Qn+1=1

本該互非的兩個輸出端狀態(tài)相同，出現(xiàn)了邏輯混亂，這顯然在正常工作中視為禁止態(tài)！11門3也是全1出03)當輸入R=1，S=1時設觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門1也有0出1歸納：鐘控RS觸發(fā)器輸入狀態(tài)均為1時，都處有效狀態(tài)，此時互非輸出無法正確選擇指令而發(fā)生邏輯混亂。我們把兩輸入同時為1的狀態(tài)稱為禁止態(tài)。2.可控RS觸發(fā)器的邏輯功能分析

RSQnQn+10000

保持0011

保持0101“置1”0111“置1”1000“置0”1010“置0”110禁止態(tài)111禁止態(tài)3.可控RS觸發(fā)器的特性表CPRSQ在時鐘脈沖CP=1期間，設Qn=0CP=1期間引導門打開置1置0狀態(tài)不變置1

輸出隨輸入發(fā)生多次翻轉(zhuǎn)的現(xiàn)象稱為空翻?？辗自斐捎|發(fā)器的可靠性降低，甚至無法判定觸發(fā)器工作狀態(tài)。置0狀態(tài)不變置0保持置1狀態(tài)不變其中CP=0期間引導門關閉4.可控RS觸發(fā)器的波形圖

可控觸發(fā)器的邏輯功能比較多一些，它不但可以實現(xiàn)記憶和存儲，而且具有計數(shù)功能。如果將可控RS觸發(fā)器的端聯(lián)到S端，Q端聯(lián)到R端，在時鐘脈沖端CP上加一個計數(shù)脈沖，如圖所示。這樣的觸發(fā)器具有計數(shù)的功能，來一個脈沖它能翻轉(zhuǎn)一次，翻轉(zhuǎn)的數(shù)目等于脈沖的數(shù)目（要求CP脈沖寬度小