《電路與電子技術(shù)》課件第9章

P9M1LED數(shù)碼顯示電路的測試

P9M2編碼顯示電路邏輯功能的測試P9M38D鎖存器邏輯功能的測試P9M4八人搶答器的設(shè)計與制作思考與練習(xí)在智力競賽中，經(jīng)常用到搶答器。當(dāng)主持人讀完題后開始搶答，答題人快速按動按鈕，主持人根據(jù)顯示的數(shù)字確定哪一位優(yōu)先回答，答完題后，開始下一個問題的搶答。本項目通過八人搶答器的設(shè)計和制作，學(xué)習(xí)常用中規(guī)模集成電路的邏輯功能和使用方法，如變量譯碼器、顯示譯碼器和優(yōu)先編碼器等；學(xué)習(xí)用中規(guī)模集成電路設(shè)計具有一定功能的數(shù)字電路的方法；了解一個簡單電子產(chǎn)品的設(shè)計過程。項目任務(wù)書MNL1數(shù)碼管顯示器件的類型及使用方法

在數(shù)字系統(tǒng)中，常常需要將數(shù)字、字母、符號等直觀地顯示出來，供人們讀取或監(jiān)視系統(tǒng)的工作情況。能夠顯示數(shù)字、字母或符號的器件稱為數(shù)字顯示器。

常用的數(shù)字顯示器有多種類型，按發(fā)光的材料不同可分為熒光管顯示器、半導(dǎo)體發(fā)光二極管顯示器(LED)、液晶顯示器(LCD)等；按顯示方式可分為字型重疊式、點陣式、分段式等。目前常用的數(shù)字顯示器有LED數(shù)碼顯示器和LCD液晶顯示器。P9M1LED數(shù)碼顯示電路的測試液晶顯示器是一種能顯示數(shù)字和圖文的新型顯示器件，具有較廣泛的應(yīng)用前景。它具有體積小、耗電省、顯示內(nèi)容廣等特點，但其顯示機理較為復(fù)雜。

發(fā)光二極管顯示器(常稱LED數(shù)碼管)因其工作原理簡單、使用方便而得到普遍應(yīng)用。LED數(shù)碼管是由LED組成的，較普通二極管相比，LED具有更高的導(dǎo)通電壓(一般在2V左右)，LED點亮電流一般在10~20mA。下面看一看由發(fā)光二極管構(gòu)成的七段數(shù)字顯示器的工作原理。七段數(shù)字顯示器就是將七個發(fā)光二極管(加小數(shù)點為八個)按一定的方式排列起來，七段a、b、c、d、e、f、g(小數(shù)點dp)各對應(yīng)一個發(fā)光二極管，利用不同發(fā)光段的組合，顯示不同的阿拉伯?dāng)?shù)字。

按內(nèi)部連接方式不同，七段數(shù)字顯示器分為共陰極和共陽極兩種，如圖9-1-1所示。

LC5011是共陰極LED數(shù)碼管，其管腳圖和邏輯符號見圖9-1-2。在使用中考慮到限流，一般在公共端和地之間接一個100Ω的電阻。圖9-1-1半導(dǎo)體數(shù)字顯示器的內(nèi)部接法圖9-1-2LC5011的管腳圖和邏輯符號MNL2顯示譯碼器的功能和使用方法

在數(shù)字電路中，數(shù)字量都是以一定的代碼形式出現(xiàn)的，所以這些數(shù)字量要先經(jīng)過譯碼，才能送到數(shù)字顯示器去顯示。這種能把數(shù)字量翻譯成數(shù)字顯示器所能識別的信號的譯碼器稱為數(shù)字顯示譯碼器。典型的中規(guī)模集成顯示譯碼器有74LS247、74LS248、CD4511等。圖9-1-3為CD4511的管腳圖和邏輯符號。圖9-1-3ＣＤ4511的管腳圖和邏輯符號測試工作任務(wù)書顯示譯碼器的功能和使用方法(續(xù))

從以上測試可以看出，LC5011是共陰極LED數(shù)碼管，它必須和高電平有效的顯示譯碼器相連接才能正常工作。使用時，在共陰極和地之間串接100Ω的限流電阻。

顯示譯碼器的作用是將輸入的二進制碼轉(zhuǎn)換為能控制發(fā)光二極管(LED)顯示器、液晶(LCD)顯示器及熒光數(shù)碼管等顯示器件的信號，以實現(xiàn)數(shù)字及符號的顯示。由于LED的點亮電流較大，LED顯示譯碼器通常需要具有一定的電流驅(qū)動能力，因此LED顯示譯碼器又稱為顯示譯碼驅(qū)動器。

常見的LED顯示譯碼器分為兩類，分別是4000系列CMOS數(shù)字電路(如CD4511)和74系列TTL數(shù)字電路(如74LS247,

74LS248)。其中4000系列的工作電壓范圍較寬，可在3~18V之間選擇；74系列的工作電壓為5±0.5V，工作電壓范圍較小。

CD4511是輸出高電平有效的CMOS譯碼顯示驅(qū)動器，它可提供4位數(shù)據(jù)鎖存、8421BCD碼到7段顯示控制碼譯碼及輸出驅(qū)動等功能。各管腳功能說明如下：

(LampTest)：試燈極，低電平有效，當(dāng)其為低電平時，與CD4511相連的顯示器的所有筆畫全部亮，如不亮，則表示該筆畫可能有故障。

(Blanking)：滅燈極，低電平有效，當(dāng)其為低電平時，所有筆畫熄滅。

LE(LatchEnable)：鎖存極，當(dāng)其為低電平時，CD4511的輸出與輸入的信號有關(guān)。當(dāng)其為高電平時，CD4511的輸出僅與該端為高電平前的狀態(tài)有關(guān)，并且無論輸入信號如何變化，輸出保持不變。

D、C、B、A為8421BCD碼輸入端，其中D輸入端對應(yīng)數(shù)碼的最高位，A輸入端對應(yīng)數(shù)碼的最低位。

a~g為輸出端。

表9-1-2為CD4511的功能真值表。表9-1-2CD4511的功能真值表MNL3變量譯碼器

通過測試，大家了解了顯示譯碼器CD4511，它用于將輸入的8421BCD碼“翻譯”成數(shù)字顯示器所能識別的信號。在數(shù)字電路設(shè)計中，通常還用到另一種譯碼器，稱為變量譯碼器。變量譯碼器用于將輸入的二進制碼“翻譯”成與之對應(yīng)的輸出端為有效高(或低)電平。變量譯碼器是一種將較少的輸入變?yōu)檩^多輸出的組合邏輯器件。使用較多的有2n譯碼器和8421BCD譯碼器兩類。

1．2n譯碼器

2)什么是2n譯碼器

2n譯碼器的輸入為二進制碼，若輸入有n位，數(shù)碼組合有2n，則可譯出2n個輸出。圖9-1-5是2n譯碼器的模型框圖，輸入為n個變量，輸出有2n個最小項與之對應(yīng)，所以變量譯碼器又稱為最小項發(fā)生器。常用的2n譯碼器有2-4線、3-8線、4-16線譯碼器等。

圖9-1-5

2n譯碼器模型測試工作任務(wù)書

2)2n譯碼器的電路構(gòu)成

根據(jù)表9-1-3寫出輸出變量的邏輯表達式：Y0=，Y1=

B，Y2=A，Y3=AB。根據(jù)上述邏輯表達式，畫出邏輯電路圖如圖9-1-6(a)所示。

從圖9-1-6和真值表9-1-3可以看出：若將輸入二進制數(shù)對應(yīng)于十進制數(shù)i，則第i個輸出上為高電平，其余為低電平。這樣的譯碼器被稱為輸出高電平有效的變量譯碼器，邏輯符號見圖9-1-6(b)。將圖9-1-6中的與門G0~G3改成與非門，則此譯碼器就是輸出低電平有效的譯碼器，見圖9-1-7(a)，邏輯符號見圖9-1-7(b)。圖9-1-6輸出高電平有效的2-4線譯碼器圖9-1-7輸出低電平有效的2-4線譯碼器圖9-1-8是具有使能端的譯碼器。當(dāng)E為低電平時，輸出的與門被封鎖，則輸出全為低電平；當(dāng)E為高電平時，輸出與門打開，具有了譯碼功能。通常把這樣的電路稱為使能端高電平有效的譯碼器；反之，稱為使能端低電平有效的譯碼器。圖9-1-8使能端高電平有效譯碼器

3)譯碼器的功能擴展

利用譯碼器的使能端可以方便地擴展譯碼器的容量。表9-1-5是具有高電平有效使能端的2-4線譯碼器的真值表，可以利用它的使能端，擴展其為3-8線譯碼器或4-16線譯碼器。下面以擴展其為3-8線譯碼器為例加以說明。

在圖9-1-9中，當(dāng)C=0時，譯碼器Ⅰ工作，正常譯碼輸出；譯碼器Ⅱ不工作，輸出Y4~Y7全為0。當(dāng)C=1時，譯碼器Ⅰ不工作，輸出Y0~Y3全為低電平，譯碼器Ⅱ正常工作。表9-1-6列出了擴展后的3-8線譯碼器的功能真值表。表9-1-52-4線譯碼器真值表圖9-1-92-4線譯碼器擴展為3-8線譯碼器表9-1-6譯碼器擴展功能真值表

4)譯碼器實現(xiàn)組合邏輯函數(shù)的功能

我們知道，對于任何一個組合邏輯函數(shù)都可以寫成最小項表達式形式，而譯碼器的輸出對應(yīng)于輸入的所有最小項。因此，可以用譯碼器實現(xiàn)組合邏輯函數(shù)功能。

例9-1

用譯碼器實現(xiàn)F(A，B，C)=∑m(0，4，7)。

解本例中函數(shù)輸入有三個變量，所以選用3-8線譯碼器，可以用輸出為高電平有效的譯碼器實現(xiàn)，也可以用輸出為低電平有效的譯碼器實現(xiàn)。

(ａ)若用輸出高電平有效的3-8線譯碼器，則邏輯表達式可作如下變換：

F(A，B，C)=∑m(0，4，7)=m0+m4+m7

根據(jù)上式畫出電路圖如圖9-1-10(a)所示，用3-8線譯碼器和或門電路實現(xiàn)。

(ｂ)若用輸出低電平有效的3-8線譯碼器，則邏輯表達式可作如下變換：

F(A，B，C)=∑m(0，4，7)=

＝

根據(jù)上式畫出電路圖如圖9-1-10(b)所示，用3-8線譯碼器和與非門電路實現(xiàn)。圖9-1-10用譯碼器實現(xiàn)組合邏輯函數(shù)功能

5)集成2n譯碼器74LS139

集成2n譯碼器74LS139片內(nèi)集成了兩個2-4線譯碼器，它們分別有獨自的使能端，其使能端為低電平有效。表9-1-7是74LS139的功能真值表。圖9-1-11為74LS139的邏輯符號和管腳圖。圖9-1-1174LS139的邏輯符號及管腳圖表9-1-774LS139的功能真值表

6)集成2n譯碼器74LS138

74LS138是用TTL與非門組成的3位二進制變量譯碼器，其管腳圖和邏輯符號見圖9-1-12。74LS138有三個附加的使能端STA、和。當(dāng)STA=1且+

=0時，譯碼器處于工作狀態(tài);否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。表9-1-8是74LS138的功能真值表。

A2、A1和A0稱為地址輸入端，其中，A2為最高位，A0為最低位。圖9-1-1274LS138的管腳排列及邏輯符號表9-1-874LS138的功能真值表

2.二—十進制譯碼器

除了以上介紹的顯示譯碼器、二進制變量譯碼器之外，二—十進制譯碼器(8421BCD譯碼器)也是一種較為常見的變量譯碼器。它的邏輯功能是將輸入的4位8421BCD碼的10個代碼譯成10個高、低電平輸出信號。由于二—十進制譯碼器有4根輸入線、10根輸出線，因此又稱為4-10線譯碼器。例如，74LS42是一個輸出低電平有效的4-10線譯碼器，其功能真值表見表9-1-9。由功能真值表可知，對于8421BCD碼以外的偽碼(即1010~1111這6個代碼)，~上均無低電平信號，即譯碼器拒絕“翻譯”。表9-1-974LS42的邏輯功能真值表測試工作任務(wù)書測試工作任務(wù)書P9M2編碼顯示電路邏輯功能的測試測試工作任務(wù)書MNL1編碼器

在數(shù)字設(shè)備中，數(shù)據(jù)和信息是用“0”和“1”組成的二進制代碼來表示的，將若干個“0”和“1”按一定規(guī)律編排在一起，組成不同的代碼，并且賦予每個代碼以固定的含義，這就叫編碼。因此，編碼器的邏輯功能就是把多輸入端中某輸入端上得到有效電平時的狀態(tài)編成一個對應(yīng)的二進制代碼，其功能與譯碼器相反。通常使用的編碼器分為2n-n的二進制編碼器(如74LS148)和10線到8421BCD碼的二—十進制編碼器(如74LS147)兩大類。

1.普通編碼器

普通編碼器約定在多個輸入端中每個時刻僅有1個輸入端有效，否則輸出將發(fā)生混亂。某一普通編碼器電路有8個輸入端，且輸入為高電平有效，每個時刻僅有1個輸入端為高電平，可見輸入共有8種組合。可以用3位二進制數(shù)來分別表示輸入端的8種情況，也就是將每一種輸入情況編成一個與之對應(yīng)的3位二進制數(shù)，這就是3位二進制編碼器。圖9-2-2(a)為普通3位二進制編碼器的框圖。圖9-2-2普通3位二進制編碼器表9-2-2普通3位二進制編碼器的功能真值表由真值表可寫出輸出與輸入的函數(shù)表達式：

Y2=I4+I5+I6+I7

Y1=I2+I3+I6+I7

Y0=I1+I3+I5+I7

根據(jù)表達式可得出用門電路構(gòu)成的普通3位二進制編碼器電路，如圖9-2-2(b)所示。

2.優(yōu)先編碼器

在優(yōu)先編碼器電路中，將所有輸入端按優(yōu)先順序排好隊，允許同時在兩個以上輸入端上得到有效信號，此時僅對優(yōu)先權(quán)最高的輸入進行編碼，而對優(yōu)先級低的輸入不予編碼。值得提出的是，從MNC9-5優(yōu)先編碼器74LS148的測試中可以得出，編碼原則如下：

(1)對低電平有效的輸入編碼。

(2)對優(yōu)先級高的輸入編碼。

(3)輸出編碼是反碼形式。

例如：對于輸入編碼，其原碼形式為111，但74LS148是以反碼形式輸出的，實際編碼結(jié)果為000。

74LS148是8-3線譯碼器，其功能真值表見表9-2-3。表9-2-3優(yōu)先編碼器74LS148的功能真值表

從真值表中我們知道：

為輸入使能端，當(dāng)=1時，輸出全為高電平;當(dāng)=0時，編碼器工作。

為選通輸出端，，即當(dāng)所有的輸入皆為高電平(無編碼輸入)且ST=1(

=0)時，選通輸出端才會為0。因此，的低電平輸入信號表明“編碼器工作，但無編碼輸入”。

為擴展輸出端，即當(dāng)任何一個輸入端有編碼輸入且ST=1(

=0)時，就會為0。因此，的低電平輸入信號表明“編碼器正常工作，且有編碼輸入”。測試工作任務(wù)書MNL18D鎖存器74LS373

數(shù)字電路分為組合邏輯電路和時序邏輯電路。組合邏輯電路的特點是：電路的輸出狀態(tài)只與當(dāng)前的輸入有關(guān)，而與電路前一時刻的狀態(tài)無關(guān)。時序邏輯電路的特點是：電路的狀態(tài)不僅與當(dāng)前的輸入狀態(tài)有關(guān)，而且還與電路前一時刻的狀態(tài)有關(guān)，即電路具有記憶的功能。P9M38D鎖存器邏輯功能的測試之前，我們學(xué)習(xí)了組合邏輯電路，如半加器、全加器、譯碼器、編碼器等。而8D觸發(fā)器74LS373是時序電路中較常用的器件，它有記憶的功能，當(dāng)輸出控制端、使能端EN同時接低電平時，8D鎖存器的輸出狀態(tài)保持不變，即將前一時刻的電路狀態(tài)記憶了;當(dāng)輸出控制端接低電平而使能端EN同時接高電平時，鎖存器的輸出狀態(tài)隨著輸入狀態(tài)的變化而變化;當(dāng)輸出控制端接高電平時，輸出呈現(xiàn)高阻狀態(tài)，與EN及輸入的狀態(tài)無關(guān)。測試工作任務(wù)書MNL1八人搶答器的設(shè)計

1.設(shè)計要求

本模塊設(shè)計八人搶答器的電路。具體應(yīng)滿足以下技術(shù)要求：

(1)8路開關(guān)輸入。

(2)穩(wěn)定顯示與輸入開關(guān)編號相對應(yīng)的數(shù)字1~8。

(3)輸出具有唯一性和時序第一的特征。

(4)一輪搶答完成后，通過解鎖電路進行解鎖，準(zhǔn)備進入下一輪搶答。

2.畫出框圖

根據(jù)設(shè)計指標(biāo)要求，畫出八人搶答器的框圖，如圖9-4-1所示。P9M4八人搶答器的設(shè)計與制作圖9-4-1搶答題的組成框圖從圖9-4-1可知，八人搶答器主要由開關(guān)陣列電路、觸發(fā)鎖存電路、解鎖電路、編碼電路和顯示電路等幾部分組成。各部分的功能說明如下：

(1)開關(guān)陣列電路：該電路由多路開關(guān)所組成，每一名競賽者與一組開關(guān)相對應(yīng)。開關(guān)應(yīng)為常開狀態(tài)，當(dāng)按下開關(guān)時，開關(guān)閉合；當(dāng)松開開關(guān)時，開關(guān)自動斷開。

(2)觸發(fā)鎖存電路：當(dāng)某一組開關(guān)首先被按下時，觸發(fā)鎖存電路被觸發(fā)，在對應(yīng)的輸出端上產(chǎn)生開關(guān)電平信息，同時為防止其他開關(guān)隨后觸發(fā)而造成輸出紊亂，最先產(chǎn)生的輸出電平反饋到使能端上，將觸發(fā)電路封鎖。

(3)解鎖電路：一輪搶答完成后，應(yīng)將觸發(fā)器使能端強迫置1或置0(根據(jù)芯片具體情況而定)，解除觸發(fā)鎖存電路的封鎖，使鎖存器重新處于等待接收狀態(tài)，以便進行下一輪的搶答。

(4)編碼電路：將觸發(fā)鎖存電路輸出端上產(chǎn)生的開關(guān)電平信息轉(zhuǎn)換為相應(yīng)的8421BCD碼。

(5)顯示電路：將編碼電路輸出的8421BCD碼經(jīng)顯示譯碼驅(qū)動器轉(zhuǎn)換為數(shù)碼管所需的邏輯狀態(tài)，驅(qū)動LED數(shù)碼管顯示相應(yīng)的十進制數(shù)碼。

3.選擇電路

每個部分的功能確定了之后，就要選擇具體的電路來實現(xiàn)。

1)開關(guān)陣列電路的設(shè)計

開關(guān)陣列電路圖如圖9-4-2所示。

圖中，J1～J8是八個開關(guān)，由八人控制，平時無人按下時，開關(guān)是常開狀態(tài)，此時I01～I08上的電平是高電平。當(dāng)有一人按下按鍵時，此端的一路輸入即為低電平。R1～R8為10kΩ的上拉電阻。圖9-4-2開關(guān)陣列電路圖

2)觸發(fā)鎖存與解鎖電路的設(shè)計

圖9-4-3所示為8路觸發(fā)鎖存電路。圖中，74LS373為8D鎖存器，74LS30為8輸入與非門，74LS04為六反相器。開關(guān)陣列電路連接在鎖存器D0~D7輸入端，當(dāng)所有開關(guān)均未按下時，鎖存器輸出全為高電平，1Q~8Q的輸出經(jīng)8輸入與非門和非門后的反饋信號為高電平，作用于鎖存器使能端，使鎖存器處于等待接收觸發(fā)輸入的狀態(tài)；當(dāng)任一開關(guān)按下時，輸出信號1Q~8Q中相應(yīng)一路為低電平，則反饋信號變?yōu)榈碗娖?，作用于鎖存器使能端，此時鎖存器的輸出不隨輸入的變化而變化，輸出狀態(tài)保持不變，即數(shù)據(jù)被鎖存。圖9-4-3觸發(fā)鎖存電路圖9-4-4為觸發(fā)鎖存與解鎖電路。

J9為解鎖開關(guān)，R9為510Ω電阻，U4A為或門，它們共同構(gòu)成了解鎖電路。當(dāng)J9按下時，或門的一個輸入端為高電平，或門的輸出為高電平，使得8D鎖存器的使能端為高電平，鎖存器處于接收輸入數(shù)據(jù)狀態(tài)。當(dāng)無人搶答時，鎖存器輸入為高電平，輸出接收輸入數(shù)據(jù)也為高電平，經(jīng)與非門和非門后輸出仍為高電平，保證了或門的另一個輸入端為高電平，使得或門輸出為高電平，鎖存器處于解鎖狀態(tài)。圖9-4-4觸發(fā)鎖