《電子線路CAD教程-基于Altium Designer平臺》課件第7章 PCB設(shè)計基礎(chǔ)

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺第7章PCB設(shè)計基礎(chǔ)7.1PCB設(shè)計操作流程7.2PCB設(shè)計前準(zhǔn)備7.3印制板層數(shù)選擇及規(guī)劃7.4PCB布局7.5焊盤選擇7.6布線7.7地線/電源線布局規(guī)則7.8PCB功率貼片元件散熱設(shè)計7.9PCB工藝邊設(shè)計與拼板7.10定位孔與光學(xué)基準(zhǔn)點設(shè)計2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺

電子產(chǎn)品的功能由原理圖決定（所用元器件以及它們之間的連接關(guān)系），但電子產(chǎn)品的許多性能指標(biāo)，如成品率、熱穩(wěn)定性、可靠性、抗震強度、EMC指標(biāo)等不僅與原理圖設(shè)計、元器件品質(zhì)、生產(chǎn)工藝有關(guān)，而且很大程度上取決于印制電路板布局、布線是否合理。在電路圖和元器件相同條件下，印制板設(shè)計是否合理將直接影響到產(chǎn)品的穩(wěn)定性（例如電路系統(tǒng)性能指標(biāo)等幾乎不隨環(huán)境溫度的變化而變化）和可靠性（抗干擾性能及平均無故障工作時間）、成品率(PCB設(shè)計過程中的元件布局會影響焊接質(zhì)量——虛焊或橋連短路；布線間距不合理導(dǎo)致短路)、生產(chǎn)效率等。

在6.2、6.3節(jié)中，已簡要介紹了AltiumDesignerPCB編輯器的基本操作方法，本章將詳細(xì)介紹與PCB設(shè)計有關(guān)的基本知識。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.1PCB設(shè)計操作流程在AltiumDesigner中進(jìn)行印制板(PCB)設(shè)計流程大致如下：(1)編輯原理圖。(2)確定電路板數(shù)量與層數(shù)。(3)初步確定電路板形狀及尺寸(指在形狀、尺寸沒有約束情況下)。(4)創(chuàng)建空白的PCB文件。(5)裝入常用集成元件庫以及用戶自己創(chuàng)建的PCB設(shè)計專用元件庫文件（.PcbLib）。(6)通過“UpdatePCBDocument…”(更新PCB文件)命令將原理圖中元件封裝圖及電氣連接關(guān)系等信息傳遞到新生成的PCB文件中。(7)在此基礎(chǔ)上，根據(jù)元件布局基本規(guī)則，大致確定各單元電路在印制板上的位置（即劃分各單元電路存放區(qū)域），單元內(nèi)主要元器件安裝位置及安裝方式。(8)執(zhí)行“Design”菜單下的“LayerStackManager…”(層堆棧管理)命令，在“層堆棧管理器”窗口內(nèi)，設(shè)置工作層的參數(shù)，如各導(dǎo)電層銅膜厚度、板芯及絕緣層厚度；對多層板來說，尚需要增加中間信號層及內(nèi)電層。(9)設(shè)置AltiumDesignerPCB編輯器的工作參數(shù)。(10)執(zhí)行“Design”菜單下的“Rule…”(設(shè)計規(guī)則)命令，定義元件布局參數(shù)，如設(shè)置電氣圖形符號最小間距、元件安全間距等。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺(11)執(zhí)行“Design”菜單下的“BoardOptions…”命令，設(shè)置元件移動最小間距、可視柵格形狀及大小。(12)在PCB編輯窗口內(nèi)，將各元件封裝圖逐一移到對應(yīng)單元電路布線區(qū)內(nèi)，完成元器件的預(yù)布局操作。(13)布線前確定元件的最終位置。(14)執(zhí)行“Design”菜單下的“Rules…”命令，定義布線規(guī)則，如設(shè)置印制導(dǎo)線與焊盤之間的最小間距、印制導(dǎo)線最小寬度、走線轉(zhuǎn)角模式、過孔參數(shù)等；采用自動布線時，還需要設(shè)置布線拓?fù)淠Ｊ?、布線層、各(類)節(jié)點布線優(yōu)先權(quán)等。(15)預(yù)布線，對有特殊要求的印制導(dǎo)線，如電源線、地線、容易受干擾的信號線等先預(yù)布線并鎖定，以獲得良好的自動布線效果。(16)自動布線。(17)自動布線后的手工修改。(18)以設(shè)計規(guī)則作為瀏覽對象，找出并修改不滿足設(shè)計要求的連線、焊盤、過孔等。(19)調(diào)整絲印層上元件序號(包括注釋信息)字體、大小及位置。(20)必要時創(chuàng)建網(wǎng)絡(luò)表文件，并與原理圖狀態(tài)下生成的網(wǎng)絡(luò)表文件比較，確認(rèn)PCB板上連線的正確性。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.2PCB設(shè)計前準(zhǔn)備7.2.1原理圖編輯

原理圖編輯是PCB設(shè)計的前提和基礎(chǔ)，實際上編輯原理圖的最終目的就是為了編輯PCB文件。有關(guān)原理圖編輯方法可參閱第2、4章內(nèi)容。7.2.2檢查并完善原理圖

在編輯印制板前，需要進(jìn)一步檢查原理圖的完整性，如數(shù)字邏輯電路芯片中未用輸入端和未用單元的連接是否正確、合理；IC儲能及退耦電容是否已標(biāo)出。1.未用引腳的處理方式

2.未用單元電路輸入引腳處理

在印制板設(shè)計時，最容易忽略未用單元電路輸入端的處理（因為是原理圖中可能沒有給出）。盡管它不影響電路的功能，但卻增加了系統(tǒng)的功耗，并可能帶來潛在的干擾，應(yīng)根據(jù)電路芯片種類、功能將其輸入端接地或電源VCC(VDD)。

為降低功耗，并避免因輸入端感應(yīng)電荷引起輸出邏輯變化，造成潛在干擾：無論是74LS系列TTL數(shù)字IC，還是74HC系列及CD系列CMOS數(shù)字IC，所有未用單元的輸入端應(yīng)全部接地，如圖7.2.1(a)、7.2.1(b)、7.2.1(c)所示；對比較器、運算放大器來說，未用單元的同相輸入端與輸出端相連，構(gòu)成電壓跟隨器，而反相輸入端接地，如圖7.2.1(d)所示。圖7.2.1未用單元電路處理舉例

3.IC去耦電容

為使電路系統(tǒng)工作可靠，應(yīng)在每一數(shù)字集成電路芯片（包括門電路、模擬比較器和抗干擾能力較差的MCU、CPU、RAM、ROM芯片），以及運算放大器、各類傳感器、AD及DA轉(zhuǎn)換器芯片等的電源和地之間放置由單一小電容、大小雙電容或由磁珠與電容構(gòu)成的IC去耦電路，這點最容易被沒有經(jīng)驗的線路設(shè)計者所忽略。

一方面IC去耦電容是該IC芯片的儲能元件，它吸收了該集成電路內(nèi)部有關(guān)門電路開/關(guān)瞬間引起電流波動而產(chǎn)生的尖峰電壓脈沖，避免尖峰脈沖通過電源線、地線干擾系統(tǒng)內(nèi)其他元件；另一方面，去耦電容也濾除了疊加在電源上的干擾信號，避免寄生在電源上的干擾信號通過IC電源引腳干擾IC內(nèi)部單元電路。另一方面，為提高電路的抗干擾能力，每10塊中小功率數(shù)字IC，還需增加一個10μF左右大容量儲能電容，如圖7.2.2所示。圖7.2.2小規(guī)模數(shù)字IC電源引腳去耦電容圖7.2.3大小雙電容去耦電路及布局

隨著系統(tǒng)工作頻率的不斷提高，以及高頻DC-DC開關(guān)電路的大量采用，僅依賴傳統(tǒng)單電容或大小雙電容并聯(lián)組成IC去耦電路來消除IC電源引腳高頻噪聲的效果有限。為此，近年來在PCB中更傾向于采用鐵氧體磁珠和小電容構(gòu)成LC或LCC去耦電路，如圖7.2.4所示。圖7.2.4磁珠與電容構(gòu)成的IC去耦電路及布局

系統(tǒng)電源必須先經(jīng)去耦電容濾波后方可送IC芯片的電源引腳，且去耦電容安裝位置應(yīng)盡可能靠近IC芯片的電源引腳，如圖7.2.5(a)、(b)所示。而在圖7.2.5(c)布局中，電源先接IC芯片電源引腳，去耦電容濾波效果大打折扣；而在圖7.2.5(d)布局中，IC去耦電容接在系統(tǒng)電源總線上，對IC芯片本身去耦效果更差。(a)正確連接方式之一(b)正確連接方式之二(c)錯誤連接方式之一(d)錯誤連接方式之二圖7.2.5IC芯片去耦電容及其布局2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.2.3閱讀并理解印制板加工廠家的工藝水平

設(shè)計好的PCB板數(shù)據(jù)文件總要送PCB印制板廠加工。為此，必須理解PCB制作廠家的工藝水平，方能設(shè)計出滿足加工要求的PCB文件。其中最重要的參數(shù)有最小線寬、最小鉆孔孔徑、板厚孔徑比、可接收的PCB文件格式、表面處理工藝、過孔處理方式等，如表7.2.1所示。編號項目參數(shù)備注1可接受的PCB文件格式若不接受設(shè)計軟件文件格式，則必須轉(zhuǎn)換，甚至更換設(shè)計軟件。2層數(shù)不能加工設(shè)計所需的層數(shù)，只能更換加工廠家3可加工的基板厚度4可加工的銅箔厚度(OZ)HOZ(0.5OZ)、1OZ、1.5、2OZ、3OZ5可提供(加工)的板材類型CEM-1、CEM-3、FR4、金屬基板等6可加工的最大尺寸7可提供板材銅箔厚度(OZ)HOZ(0.5OZ)、1OZ、1.5、2OZ、3OZ8最小線寬/線間距0.1mm(目前國內(nèi)一般可達(dá)4mil，個別廠家達(dá)3mil)9最小鉆孔孔徑0.2mm(8mil)10最小金屬化孔徑0.2mm11板厚孔徑比8:11.6mm以上的厚板，必須注意該參數(shù)，不能以最小鉆孔孔徑為依據(jù)。12可提供的表面處理工藝OSP(有機保焊膜)、噴錫、鍍(沉)鎳、鍍(沉)銀、鍍(沉)金13阻焊油顏色綠油(最常見)、紅油、黃油、白油14絲印字符最小線寬0.127mm(分辨率比最小線寬差)15絲印字符顏色白字、黑字(需與阻焊油顏色匹配)16加工精度(包括孔徑公差、孔位公差、外形尺寸公差)7.2.4元件安裝工藝的選擇

根據(jù)多數(shù)元件封裝方式、PCB板大小、生產(chǎn)成本，選擇元件安裝工藝，如表7.2.2所示。對于只有貼片元件(SMC、SMD)的PCB板，優(yōu)先選擇“單面貼片”(即僅在元件面內(nèi)放置元件，采用單面回流焊工藝)；對微型電子設(shè)備PCB板來說，也可以選擇“雙面貼片”(頂層作為元器件的主要安裝面，底層可放置重量較輕的小元件，采用雙面回流焊工藝)。對于貼片元件(SMC、SMD)+穿通安裝元件(THC)的PCB板，優(yōu)先選擇“單面SMD+THC混裝”方式(即僅在元件面內(nèi)放置元件)，加工順序為先貼片→回流焊，再插件→波峰焊(如果插件元件數(shù)量不多，也可以采用手工焊代替波峰焊)，特點是工藝簡單，這是最常用的元件安裝方式；對單面PCB板，可選擇“A面放THC，B面放SMD”(加工順序為點膠→貼片→插件→波峰焊);對微型電子設(shè)備PCB板來說，“A面放SMD+THC，B面放SMD”(適用于雙面PCB板)，加工順序為A面貼片→回流焊，B面點膠→貼片→插件→波峰焊。考慮到生產(chǎn)工藝的復(fù)雜性以及焊接質(zhì)量的可靠性，盡量避免采用雙面均含有SMD+THC的混裝方式。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.3印制板層數(shù)選擇及規(guī)劃

隨著器件工藝水平、封裝技術(shù)的不斷進(jìn)步，電路系統(tǒng)的集成度、工作頻率越來越高。對于復(fù)雜的電路系統(tǒng)，單面板、雙面板不僅布通率低，而且無法滿足EMC要求，采用4、6、8、10，甚至更多層電路板就成為一種必然的選擇(由于工藝原因，偶數(shù)層印制板性價比較高，因此很少用3、5、7層板)。

因此，在設(shè)計PCB前，應(yīng)根據(jù)電路系統(tǒng)的復(fù)雜度、工作頻率、EMI性能指標(biāo)、生產(chǎn)成本等，合理、折中選擇電路板的層數(shù)。

在多層板中，由于各信號層離地線層的距離不同，電磁屏蔽效果有差異，因此在多層電路板中，各信號層特性不完全相同。此外，電源層與地線層距離不同、完整性不同，電源退耦效果也不盡相同。因此，在多層PCB設(shè)計過程中，必須認(rèn)真規(guī)劃其結(jié)構(gòu)，并確定各信號層的用途。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.3.1雙面板結(jié)構(gòu)及規(guī)劃

在中低集成度、中低頻(最高工作頻率在50MHz)電路系統(tǒng)中，可選擇雙面、甚至單面板，以降低PCB的生產(chǎn)成本。對于雙面板來說，可根據(jù)元件封裝方式，規(guī)劃各層的用途，如表7.3.1所示。元件封裝方式層規(guī)劃信號線電源線地線特點貼片元件為主頂層(TopLayer)優(yōu)先優(yōu)先輔助過孔少；電源線與地線(層)之間有一定的退耦作用；EMC特性較好。底層(BottomLayer)輔助輔助優(yōu)先(地平面)貼片元件很少頂層(TopLayer)輔助輔助優(yōu)先(地平面)便于測試、維修，電源線與地線(層)之間有一定的退耦作用；EMC特性較好。底層(BottomLayer)優(yōu)先優(yōu)先輔助表7.3.1雙面板規(guī)劃2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺

從表7.3.1的規(guī)劃中可以看出：在雙面板中，信號線、電源線、地線并非隨意分配到底層或頂層內(nèi)，實質(zhì)上還是按單面板規(guī)范布線，把另一面作為盡可能完整的地平面使用，只能在地線層中放置少量連線，取代單面板中被迫采用的“飛線”而已。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.3.2四層面板結(jié)構(gòu)及規(guī)劃4層板有兩種結(jié)構(gòu)可供選擇，如表7.3.2所示表7.3.24層板規(guī)劃方案層編號結(jié)構(gòu)1(常用)結(jié)構(gòu)2(可選)第1層(頂層)信號層1GND第2層(中間層)GND(內(nèi)地線層)信號線+電源線第3層(中間層)電源層(內(nèi)電源層)信號線+電源線第4層(底層)信號層2GND7.3.3六層面板結(jié)構(gòu)及規(guī)劃

六層板有多種結(jié)構(gòu)可供選擇，根據(jù)EMI指標(biāo)、電路連線復(fù)雜度等選擇最合理的結(jié)構(gòu)。6層板可選結(jié)構(gòu)如表7.3.3所示。層編號結(jié)構(gòu)1(中低頻電路)結(jié)構(gòu)2(中高頻電路)結(jié)構(gòu)3(中高頻電路可選)第1層(頂層)信號層1信號層1GND第2層(中間層)信號層2GND信號層1第3層(中間層)GND信號層2POWER第4層(中間層)POWERGNDGND第5層(中間層)信號層3POWER信號層2第6層(底層)信號層4信號層3GND表7.3.3六層板規(guī)劃方案規(guī)劃多層板各層用途時，必須牢記以下原則：(1)至少有一個內(nèi)電源層和內(nèi)地線層相鄰，以提高電源解耦效果。(2)內(nèi)電源層邊框比內(nèi)地線層邊框小20倍板厚以上，以減小邊緣效應(yīng)。(3)盡可能避免存在3個或3個以上信號層相鄰，除非電路工作頻率很低(100KHz內(nèi))，否則相鄰的3個信號層中內(nèi)外兩信號層中信號線走向必然平行，線間“互容”、“互感”效應(yīng)嚴(yán)重。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.4PCB布局

元件布局是PCB設(shè)計過程中的關(guān)鍵步驟，其好壞直接影響到布線效果，進(jìn)而影響PCB板的性能指標(biāo)，嚴(yán)重時可能導(dǎo)致PCB板報廢。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.4.1板尺寸與板邊框

對于標(biāo)準(zhǔn)尺寸PCB板以及安裝空間已確定的PCB板來說，PCB板形狀(外輪廓線)與各部分尺寸完全確定，設(shè)計者不能隨意改變外形尺寸、固定螺絲孔位置及大??；對于安裝空間尚未確定的非標(biāo)電路板，盡量采用長寬比為3:2或4:3的矩形結(jié)構(gòu)，如圖7.4.2所示。圖7.4.2印制電路板外形

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺

為防止印制電路板在加工過程中觸及布線區(qū)內(nèi)的印制導(dǎo)線或元件引腳焊盤，布線區(qū)域要小于印制板的機械邊框。每層（元件面、焊錫面及內(nèi)信號層、內(nèi)電源/地線層）布線區(qū)的導(dǎo)電圖形與印制板邊緣必須保持一定的距離，對于采用導(dǎo)軌固定的印制電路板上的導(dǎo)電圖形與導(dǎo)軌邊緣的距離不小于2.5mm，如圖7.4.3所示。圖7.4.3印制電路板外邊框與布線區(qū)之間的最小距離

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺

在外形尺寸確定情況下，如果PCB左右或上下機械邊框(至于是上下還是左右由過焊錫爐時的走板方向確定)與布線區(qū)間距不足3mm，無法借助傳送帶導(dǎo)軌傳送時，可在PCB板的左右或上下增加工藝邊(工藝邊概念及設(shè)置可參閱本章7.9.1節(jié))。為避免PCB板在加工過程中通過傳送帶輸送時出現(xiàn)卡板現(xiàn)象，對單板來說，板角應(yīng)設(shè)計為R型倒角，倒角半徑取1.5mm～2.5mm，如圖7.4.4(a)所示；對于具有工藝邊的單板和拼板，倒角應(yīng)置于工藝邊上，如圖7.4.4(b)所示。a)沒有工藝邊的單板(b)有工藝邊單板圖7.4.4板角形狀

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.4.2布局方式的選擇

理論上有手工布局和自動布局兩種方式。目前幾乎所有的PCB軟件均提供了元件“自動布局”功能，但不論其自動布局功能如何完善，都無法適應(yīng)功能各異、種類繁多、工作環(huán)境各不相同的電路系統(tǒng)。因此，在PCB設(shè)計過程中只能依賴，至少主要依賴手工布局方式完成元件的布局操作。7.4.3選定排版方向

排版方向是指電路前、后級以及信號輸入/輸出端在電路板上的位置順序，也包括單元電路內(nèi)元器件的排列順序。無論是系統(tǒng)整體(指各單元電路)，還是局部(指單元內(nèi)部)排版方向的選擇對布局、布線效果影響都很大。對整體來說，可按信號流向、電位剃度選擇單元電路的排版順序；就單元電路內(nèi)部來說，排版方向主要取決于元件封裝形式、引腳排列順序以及電源的極性。

例如，對于分壓式偏置放大電路來說，當(dāng)三極管封裝形式為SOT-23(管腳排列順序多為BCE)、TO-92A(管腳排列順序為EBC，呈三角形排列)，基本排版方向如圖7.4.5所示，排版效果如圖7.4.6所示。圖7.4.5基本排版方向

(a)正電源NPN管與負(fù)電源PNP管排版效果

(b)正電源PNP管與負(fù)電源NPN管排版效果圖7.4.6排版效果2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.4.4元件間距

元件間距必須適當(dāng)：太小，除了不利于插件(貼片)、焊接操作外，也不利于散熱；太大，印制板面積會迅速擴大，除了增加成本外，還會使連線長度增加，造成印制導(dǎo)線寄生電阻及電感增大，連線互容增加，導(dǎo)致系統(tǒng)抗干擾能力下降。元件間距主要由焊接工藝、元件間電位差、自動貼片機吸嘴粗細(xì)等因素決定。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.4.5布局原則

盡管印制板形狀及結(jié)構(gòu)很多、功能各異，元件數(shù)目、種類也各不相同，但印制板上的元件布局還是有章可循，基本原則大致如下：(1)在PCB設(shè)計中，如果電路系統(tǒng)同時存在數(shù)字電路、模擬電路以及大電流回路，則必須分開布局，使各系統(tǒng)之間的耦合達(dá)到最小。

(2)在同一類型電路（指均是數(shù)字電路、模擬電路），按信號流向及功能，分塊、分區(qū)放置元器件。

(3)各單元電路、單元內(nèi)元件位置合理，使連線盡可能短；避免信號迂回傳送，防止強信號干擾弱信號；電位呈剃度變化，避免相鄰元件因電位差過大而出現(xiàn)打火現(xiàn)象。優(yōu)先安排單元內(nèi)的核心元件、發(fā)熱量大以及對熱敏感的元件。

(4)輸入信號處理元件、輸出信號驅(qū)動元件應(yīng)盡量靠近印制電路板邊框，使輸入/輸出信號走線盡可能短，以減少輸入信號可能受到的干擾，并防止輸出信號干擾其他弱信號。

(5)熱敏元件要盡量遠(yuǎn)離大功率發(fā)熱元件。

(6)電路板上重量較大的元件應(yīng)盡量靠近印制電路板固定支撐點，使印制電路板翹曲度降至最小。如果電路板不能承受，可考慮把這類元件移出印制板，安裝到機箱內(nèi)特制的固定支架上。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺(7)對于需要調(diào)節(jié)的元件，如電位器、微調(diào)電阻、可調(diào)電感等的安裝位置應(yīng)充分考慮整機結(jié)構(gòu)要求：對于需要機外調(diào)節(jié)的元件，其安裝位置與調(diào)節(jié)旋鈕在機箱面板上的位置一致；對于機內(nèi)調(diào)節(jié)的元件，其放置位置以打開機蓋后就能方便調(diào)節(jié)為原則。

(8)時鐘電路元件盡量靠近芯片的時鐘引腳，如圖7.4.10所示。圖7.4.10時鐘電路元件盡量靠在一起并離IC芯片時鐘引腳最近

(9)小尺寸元件不應(yīng)該藏在兩個大元件的縫隙中，否則維修時無法拆卸已確認(rèn)損壞了的小元件。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺2.嚴(yán)格控制元件離印制板機械邊框的距離

3.元件放置方向

除微波電路外，在印制板上，元件只能沿水平和垂直兩個方向排列(沿圓弧分布的LED芯片除外)，否則不利用于元件插件及貼片操作。(1)對小尺寸、重量較輕的電阻、電容、電感、二極管等元件，無論是貼片封裝還是穿通封裝，元器件的長軸應(yīng)與PCB板傳送方向垂直,如圖7.4.11所示。圖7.4.11小尺寸輕質(zhì)量元件軸線與走板方向的關(guān)系2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺(2)對于SOP、QFP、SOT貼片元件，采用回流焊接時，元件方向與走板方向平行或垂直均不影響焊接質(zhì)量，但為避免PCB板彎曲變形造成元件斷裂，元件長軸最好與走板方向(即PCB板長邊)垂直，如圖7.4.12所示。圖7.4.12回流焊接元件長軸與走板方向關(guān)系2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺(3)由于波峰焊接存在陰影效應(yīng)，SOP、SOT元件長軸最好與走板方向一致，并在SOP元件引腳旁設(shè)置偷錫焊盤；又由于波峰焊接拖影效應(yīng)的存在，DIP、SIP封裝元件的長軸方向最好與走板方向垂直，如圖7.4.13所示，避免過波峰焊爐時引腳出現(xiàn)橋聯(lián)。圖7.4.13波峰焊接元件長軸與走板方向關(guān)系

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺(4)對于豎直安裝的印制電路板，當(dāng)采用自然對流冷卻方式時，熱量較大的集成電路芯片最好豎直放置，且按發(fā)熱量大小，由高到低排列。(5)同類元件、極性元件在板上朝向盡可能一致，以減少貼片、插件過程中不必要的錯誤，如圖7.4.14所示。(a)合理的元件朝向(b)不合理的元件朝向圖7.4.14元件朝向的一致性2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.4.6在布局過程合理調(diào)整原理圖中元件的連接關(guān)系

為了便于理解電路系統(tǒng)的工作原理，原理圖中某些單元電路常按習(xí)慣方式繪制，如圖7.4.15(a)所示，尚不能直接用于排版。因此，排版前需根據(jù)連線交叉最少原則對原理圖進(jìn)行拓?fù)渥儞Q，調(diào)整元件與連線位置，甚至連接關(guān)系，以獲得方便排版的單線不交叉原理圖。

一些數(shù)字邏輯電路芯片（如74HC373、74HC273、74HC00、CD40106）、運算放大器(如LM358、LM324)、比較器(如LM393、LM339)等內(nèi)部含有兩套或兩套以上功能完全相同的電路單元。在原理圖設(shè)計階段，設(shè)計者往往會隨機分配其中的單元，如前級使用第1套電路，后級使用第2套電路。在布局時應(yīng)根據(jù)“飛線”交叉最少原則（即連線是否方便）重新選擇連接方式，如圖7.4.16所示。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺圖7.4.16調(diào)整同一芯片內(nèi)的電路套號

改變原理圖中元件連接關(guān)系后，需執(zhí)行SCH編輯器窗口內(nèi)“Design”菜單下的“UpdatePCBDocument…”命令使修改后的原理圖與PCB文件保持一致。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.5焊盤選擇7.5.1穿通元件(THC)焊盤

焊盤也稱為連接盤，與元件相關(guān)，即焊盤是元件封裝圖的一部分。1.焊盤尺寸

穿通元件包括軸向引線元件(如穿通電阻、電感、DO-XX封裝二極管等)和徑向引線元件（如穿通封裝電解電容、LED二極管、TO92封裝三極管、TO-220封裝功率元件等）。穿通元件焊盤外徑D、孔徑d1、元件引腳直徑d2三者之間關(guān)系如圖7.5.1所示。圖7.5.1穿通元件引腳焊盤結(jié)構(gòu)

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺(1)孔徑d1太小，過波峰焊爐時，焊錫不容易滲透到元件引腳與焊盤孔壁之間的縫隙，造成焊接不良，甚至導(dǎo)致元件引腳無法插入焊盤孔；反之，孔徑d1太大，過波峰焊爐時元件容易傾斜、倒伏，嚴(yán)重時液態(tài)焊錫甚至從焊盤孔壁與元件引腳之間的縫隙溢出，造成元件面內(nèi)導(dǎo)電圖形短路或安全間距小于設(shè)定值。(2)為方便鉆孔或沖孔加工，焊盤孔徑d1最小為16mil(0.4mm)或23.5mil(0.6mm)。(3)由于標(biāo)準(zhǔn)鉆頭直徑已系列化(步進(jìn)尺寸為0.05mm或0.1mm)，因此焊盤孔徑d1也只能取一系列標(biāo)準(zhǔn)值。(4)為提高鉆孔工效，盡可能采用圓型焊盤孔，避免采用長方形、正方形等其他異形孔。

焊盤外徑D與焊盤孔d1之間主要受PCB板材銅膜與基板附著力、焊盤電流容量等因素的制約。為提高焊盤附著力，避免在焊接、維修過程中，焊盤脫漏，焊盤外徑2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺2.焊盤中心距(跨距)穿通封裝元件焊盤中心距也稱為元件的跨距L，如圖7.5.3所示。(a)軸向引線(b)徑向引線

圖7.5.3穿通封裝元件跨距

對于軸向引線元件，如穿通封裝電阻、二極管、電感等元件，兩焊盤中心距L比元件體長度B大4～6mm。為提高穿通元件的成型工效，除了盡量減少跨距尺寸類型外，還必須采用標(biāo)準(zhǔn)跨距(2.5mm的整數(shù)倍)，如5.0mm、7.5mm、10mm(如1/8W及以下功率電阻)、12.5mm、15mm、17.5mm等，以便采用標(biāo)準(zhǔn)元件成型工具彎腳。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺3.串通元件焊盤特殊處理

當(dāng)焊盤與大面積敷銅區(qū)相連時，不宜采用直接連接方式，如圖7.5.4(a)所示，除非流過該焊盤銅環(huán)的電流超過5A以上；必須采用輻射狀連接方式（也稱為熱焊盤方式），如圖7.5.4(b)所示，否則在手工焊接過程中，烙鐵頭熱量會通過敷銅區(qū)迅速散失，造成焊點溫度偏低，導(dǎo)致虛焊。圖7.5.4穿通元件引腳與大面積敷銅區(qū)連接方式2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.5.2貼片元件焊盤

貼片封裝元件引腳焊盤與穿通式安裝元件引腳焊盤區(qū)別在于：貼片元件引腳焊盤一般位于元件面內(nèi)，沒有焊盤孔（即焊盤孔徑尺寸強制設(shè)為0）。下面簡要介紹貼片元件焊盤設(shè)計原則。1.確保焊盤左右上下對稱

貼片元件焊盤左右上下必須對稱，以確保在回流焊工藝中，貼片元件能借助熔融狀態(tài)下焊錫表面張力自動消除貼片操作過程中的偏差，現(xiàn)實自對準(zhǔn)，如圖7.5.5所示。圖7.5.5焊盤對稱與不對稱

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺2.焊盤尺寸選擇依據(jù)

標(biāo)準(zhǔn)封裝貼片元件外輪廓、引腳焊盤尺寸等已標(biāo)準(zhǔn)化，采用回流焊時，一般情況下可采用CAD軟件PCB庫文件提供的封裝尺寸。但PCB庫文件中標(biāo)準(zhǔn)封裝尺寸并不一定適用于手工烙鐵焊接，而電子產(chǎn)品在試制過程中，未定型前可能需要經(jīng)歷手工烙鐵焊接階段。因此，下面將簡要介紹如何將僅適用于回流焊工藝的常見貼片元件標(biāo)準(zhǔn)封裝焊盤改造為既適應(yīng)回流焊，也適應(yīng)手工焊的通用焊盤尺寸。(1)SMC封裝(2)SMD封裝元件常用SMC貼片元件推薦尺寸如表表7.5.4所示。SMD封裝種類很多，包括SOP、SOIC、SOT、TSSOP、TQFP、LQFP等，如圖7.5.8、7.5.9所示。圖7.5.8SOP、SOIC封裝元件

圖7.5.9QFP封裝元件

這類貼片元件焊盤設(shè)計總的原則是：焊盤中心距與引腳中心距e保持一致；焊盤寬度等于或略大于引腳寬度b；焊盤長度T=b1+L+b2，如圖7.5.10所示。圖7.5.10貼片元件引腳焊盤與引腳關(guān)系

其中焊盤擴展長度b1、b2與焊接工藝有關(guān)，具體情況如表7.5.5所示。焊盤擴展參數(shù)回流焊工藝手工焊b1b1=b2=0.3mm～0.5mm0.5mmb20.7～1.0mm2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.5.3過孔

由于金屬化過孔只用于實現(xiàn)不同層導(dǎo)電圖形的互連，孔徑尺寸可以小一些，但過孔孔徑d必須保證滿足如下三個條件，否則無法加工。(1)d>最小鉆孔孔徑。假設(shè)某印制板廠家最小鉆孔孔徑為0.2mm，那么小于0.2mm過孔就無法加工。(2)受板厚孔徑比P的限制，即PCB基板厚度/d一定小于板厚孔徑比P。例如，某印制板廠可接收的板厚孔徑比為8:1，最小鉆孔孔徑為0.2mm，那么在1.6mm及以下厚度的基板上，最小過孔孔徑可取0.2mm，但對于2.0mm厚度基板，最小過孔孔徑不能小于0.25mm。(3)過孔外徑D與孔徑d之差不能小于最小線寬的2倍。假設(shè)PCB生產(chǎn)工藝決定的最小線寬為0.15mm，則D-d>2×0.15mm，考慮到鉆孔偏差，為提高過孔的可靠性，可取2×0.2mm。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.5.4測試盤

測試盤一般位于連線上，如果連線較密，無法放置時，也應(yīng)重新調(diào)整連線，使測試盤在連線上，如圖7.5.13所示。圖7.5.13測試盤位置2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.6布線

謂“布線”，就是利用印制導(dǎo)線完成原理圖中元件的連接關(guān)系。與布局類似，布線也是印制板設(shè)計過程中的關(guān)鍵環(huán)節(jié)，不良的布線可能會降低電路系統(tǒng)抗干擾性能指標(biāo)，甚至不能工作。因此，布線對操作者要求較高，除了要靈活運用PCB軟件相關(guān)布線功能外，還必須牢記一般的布線規(guī)則。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.6.1印制導(dǎo)線寄生參數(shù)及串?dāng)_1.印制導(dǎo)線寄生參數(shù)

原理圖中的“導(dǎo)線”被認(rèn)為是“理想導(dǎo)線”(電阻率為0；電流分布與頻率無關(guān)，不考慮趨膚效應(yīng)；沒有寄生電感),而實際印制導(dǎo)線存在：

因此，在布線過程中，連線要短，即盡可能減小印制導(dǎo)線的長度；只要布線密度允許，線寬盡可能大，尤其是高頻大電流印制導(dǎo)線、電源線及地線。也正如此，在高頻電路中，往往采用地線層（或網(wǎng)）代替地線。2.印制導(dǎo)線之間的“串?dāng)_”

任何兩條導(dǎo)線均會通過“互容”(導(dǎo)線與導(dǎo)線之間存在寄生電容)和“互感”相互影響，即A導(dǎo)線上的交變信號通過“互容”和“互感”傳輸?shù)轿锢砩喜幌噙B的B導(dǎo)線上，反之亦然。這種現(xiàn)象稱為線間“串?dāng)_”?！盎ト荨焙汀盎ジ小钡拇笮∨c兩條導(dǎo)線相對位置及間距有關(guān)。在線間距一定情況下，兩條導(dǎo)線相互垂直時，“互容”和“互感”均最小，此時線間“串?dāng)_”效應(yīng)最弱。因此在PCB設(shè)計過程中，在雙面或多層電路板上布線時，必須確保沒有被內(nèi)地線層或內(nèi)電源層隔開的相鄰兩信號層內(nèi)不相干(泛指非差分導(dǎo)線)印制導(dǎo)線走向相互垂直，如圖7.6.1所示。圖7.6.1相鄰兩信號層內(nèi)不相干信號正交走線

平行走線時，線間“互容”和“互感”的大小與線間距、平行走線長度有關(guān)，線間距越小、平行走線長度越大，“串?dāng)_”現(xiàn)象就越嚴(yán)重。為此，同一層內(nèi)兩條不相干信號線平行走線時，線間距最好強制遵守3W走線規(guī)則。圖7.6.23W走線規(guī)則2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.6.2最小線寬選擇

印制導(dǎo)線寬度由流過印制導(dǎo)線的電流、銅箔厚度、PCB工藝允許的最小線寬等因素決定；而線間距由線間絕緣電阻、電位差、線間串?dāng)_、安規(guī)標(biāo)準(zhǔn)、PCB加工工藝允許的最小線間距等因素決定。1.線寬選擇原則

同一電路板內(nèi)，電源線、地線、信號線三者的關(guān)系是地線寬度>電源線寬度>信號線寬度。(1)大電流印制導(dǎo)線寬度選擇原則——“毫米/安培”經(jīng)驗

在導(dǎo)線溫升限定為3℃以內(nèi)時，電流負(fù)荷以計算。即當(dāng)覆銅箔厚度為50μm時，則1mm（約40mil）線寬的電流負(fù)荷約為1A——這就是所謂的“毫米安培”經(jīng)驗，其含義是1mm線寬的電流負(fù)荷能力為1A。在中高密度PCB板中，導(dǎo)線溫升可限定為10℃以內(nèi)，電流負(fù)荷以計算，三種常見銅箔厚度PCB板中導(dǎo)線寬度與電流負(fù)荷關(guān)系如表7.6.1所示。線寬(mm/mil)電流容量(A)1OZ(35μm)1.5OZ(50μm)2OZ(70μm)0.15/60.200.500.700.20/80.550.700.900.30/120.801.101.300.40/161.101.351.700.50/201.351.602.000.60/241.601.902.300.80/322.002.402.801.00/402.302.603.201.20/502.703.003.601.50/603.203.504.202.00/804.004.305.102.50/1004.505.107.00表7.6.1導(dǎo)線寬度與電流容量(溫升10℃以內(nèi))

對多層板來說，由于內(nèi)導(dǎo)電層散熱不好，內(nèi)信號層印制導(dǎo)線電流容量只能按外層容量的0.7～0.8選取，即內(nèi)信號層上大電流印制導(dǎo)線寬度必須適當(dāng)增加。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺

大功率設(shè)備印制板上的地線和電源，根據(jù)電流大小，可適當(dāng)增加線寬。不過在大功率設(shè)備中，不可能完全依賴增加印制導(dǎo)線寬度以滿足電流容量的要求，否則電路板面積會很大。在這種情況下，可選用銅箔更厚的覆銅板(增加成本)，或考慮在阻焊層(Sloder)內(nèi)沿大電流印制導(dǎo)線走向布一條比印制導(dǎo)線小10mil的導(dǎo)線，如圖7.6.4所示，焊接時通過敷錫方式來增加印制導(dǎo)線的厚度，提高印制導(dǎo)線的截面積。圖7.6.4大電流印制導(dǎo)線阻焊層內(nèi)開窗2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺(2)小電流信號線的選擇原則

在低壓、小電流數(shù)字電路中，最小線寬、最小線間距受PCB工藝、可靠性等因素制約，原則上可按表7.6.2選擇。表7.6.2低壓小電流PCB板上最小線寬與最小線間距布線密度最小線寬(mil)最小線間距(mil)特點低密度PCB板1515可在間距為100mil，焊盤直徑為50mil的DIP封裝的兩焊盤間走1條導(dǎo)線。線條寬度較大，可靠性高中等密度PCB板1010可在間距為100mil，焊盤直徑為50mil的DIP封裝的兩焊盤間走2條導(dǎo)線。線條寬度適中，可靠性較高高密度PCB板6～76～7可在間距為100mil，焊盤直徑為50mil的DIP封裝的兩焊盤間走3條導(dǎo)線。線條寬度較小超高密度PCB板3～54～5可在間距為100mil，焊盤直徑為50mil的DIP封裝的兩焊盤間走4條導(dǎo)線。線條寬度很小2.印制導(dǎo)線寬度與焊盤直徑之間的關(guān)系

印制導(dǎo)線寬度除了與電流容量、PCB工藝水平相關(guān)外，還與焊盤直徑有關(guān)，否則不僅影響美觀，也容易造成虛焊。焊盤直徑D與印制導(dǎo)線寬度W關(guān)系大致為典型焊盤尺寸與印制導(dǎo)線寬度關(guān)系如表7.6.3所示。焊盤(mil)導(dǎo)線寬度(mil)焊盤（mil）導(dǎo)線寬度(mil)直徑孔徑范圍典型值直徑孔徑范圍典型值40(1.02)20(0.51)7～201085(2.16)55(1.40)30～554045(1.15)23.5(0.60)10～251570(1.77)47(1.20)25～503550(1.27)28(0.71)15～353075(1.90)51(1.30)50(1.27)31.5(0.80)95(2.41)60(1.50)35～604555(1.40)35(0.90)110(2.80)63(1.60)40～655062(1.57)37(0.95)20～4030125(3.12)75(1.90)45～856565(1.65)40(1.00)150(3.81)85(2.16)50～10075表7.6.3焊盤直徑與最大印制導(dǎo)線寬度關(guān)系

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.6.3最小布線間距選擇在PCB板上，電位不同的導(dǎo)電圖形(包括印制導(dǎo)線、印制導(dǎo)線與焊盤、焊盤與焊盤)之間最小距離由最壞情況下導(dǎo)電圖形之間的絕緣電阻和擊穿電壓決定，與下列因素有關(guān)：(1)與兩導(dǎo)電圖形間電位差有關(guān)。當(dāng)導(dǎo)電圖形空間距離不足時，會導(dǎo)致局部放電，造成元件、設(shè)置損壞，引起火災(zāi)，甚至觸電事故，即電位不同的導(dǎo)電圖形間距必須滿足最小電氣距離和爬電距離要求。(2)與電子產(chǎn)品類型、用途及必須遵守的安規(guī)標(biāo)準(zhǔn)有關(guān)。(3)與在PCB板的位置有關(guān)。(4)受PCB生產(chǎn)工藝制約。(5)對于印制導(dǎo)線來說，在其他條件(電位差、漏電流)不變情況下，導(dǎo)線間距還與導(dǎo)線平行走線長度有關(guān)，平行走線長度越大，導(dǎo)線間距應(yīng)相應(yīng)增加，才能滿足電氣距離和爬電距離要求。7.6.4印制導(dǎo)線走線控制1.印制導(dǎo)線轉(zhuǎn)角

印制導(dǎo)線轉(zhuǎn)折點內(nèi)角不能小于90

，避免在轉(zhuǎn)角處出現(xiàn)尖角，一般應(yīng)選擇135

或圓角，如圖7.6.7所示。圖7.6.7走線轉(zhuǎn)折方式

2.同一印制導(dǎo)線寬度應(yīng)均勻一致圖7.6.8連線突變

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺3.走線盡可能短

走線越短，被干擾的可能性就越??；此外，走線越短，寄生電阻、寄生電感也越小，信號畸變程度也越??；對外輻射的電磁信號幅度也小。例如，圖7.6.9(a)的U202下方連線偏長，可修改為圖7.6.9(b)所示。(a)修改前(b)修改后圖7.6.9走線盡可能短

尤其要注意控制強干擾源導(dǎo)線(如開關(guān)電源主回路電源線/地線、開關(guān)節(jié)點連線、時鐘信號線等)，以及對干擾敏感信號線(如三極管基極、MOS柵極、同步觸發(fā)控制信號、微弱模擬信號輸入線等)的走線長度。4.焊盤、過孔處的連線

對于圓形焊盤、過孔來說，必須從焊盤中心引線，如圖7.6.11(a)所示。在方形焊盤處引線時，引線與焊盤長軸方向最好相同，如圖7.6.11(b)所示。

小尺寸貼片元件，如0603、0805、1206等兩焊盤因連線而增加的熱容盡可能相同，如圖7.6.11(c)所示。(a)在圓形焊盤、過孔處引線

(b)在方形焊盤處引線

(c)小尺寸元件焊盤因連線增加的熱容盡可能相同

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺5.避免走線分支在連線過程中，盡量避免走線出現(xiàn)分支，以降低EMI。6.盡量減小環(huán)路面積

回路面積越小，穿過回路的總磁通就越小，磁通變化量也就越小，感應(yīng)干擾就越小。7.差分線走線規(guī)則

如果兩條導(dǎo)線電流大小相等，而流向相反，那么這兩導(dǎo)線就稱為“差分線”。例如，同一負(fù)載的連線、同一電源繞組的連線、同一電路板或單元電路的電源和地線等均屬于差分線。根據(jù)電磁感應(yīng)原理，同信號層內(nèi)的“差分線”應(yīng)盡可能平行走線，如圖7.6.14所示；相鄰信號層內(nèi)的“差分線”最好重疊走線，以減少電磁輻射干擾，這對于高頻、大電流印制導(dǎo)線尤其必要。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.6.5單面板中跨接線設(shè)置原則

在PCB上設(shè)置跨接線時，必須遵循如下原則：(1)通過精心調(diào)整元件布局，把跨接線數(shù)目減到最小。(2)盡可能避免斷開強干擾源或?qū)Ω蓴_敏感的印制導(dǎo)線；盡可能避免斷開大電流印制導(dǎo)線；盡可能避免斷開高頻信號線。(3)跨接線盡可能短。(4)跨接線之間不能交叉。(5)跨接線位置不能與制板上相鄰的其它印制導(dǎo)線平行，以減小“串?dāng)_”效應(yīng)。(6)跨接線跨距種類盡量少，在低壓高密度PCB板上，僅使用7.5mm跨距的跳線；在高壓中低密度PCB板上，僅使用10.0mm跨距的跳線。(6)跨接線應(yīng)以元件形式出現(xiàn)，不宜借助間距為特定值的兩個獨立焊盤實現(xiàn)，以避免在編輯過程中以外改變了跨距。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.7地線/電源線布局規(guī)則

良好的接地設(shè)計可保證電路系統(tǒng)內(nèi)各單元電路、單元電路內(nèi)的元件有一個共同的電位參考點，保證電路系統(tǒng)工作正常，減小電路系統(tǒng)產(chǎn)生的電磁干擾通過電源線污染電網(wǎng)(傳導(dǎo)干擾)或發(fā)射到電路系統(tǒng)外的空間中(輻射干擾)，另一方面也避免了外部電磁干擾脈沖影響電路系統(tǒng)本身的工作狀態(tài)。7.7.1地線概念及地線分類

接地種類很多，可分為三大類：安全類接地線、保證系統(tǒng)正常工作的接地、為減小EMI的接地。以上三種接地概念可用圖7.7.1所示的AC-DC變換器電路說明。圖7.7.1AC-DC變換器地線概念

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.7.2地線與電源線共阻抗干擾及消除方式“地”是指電路中各節(jié)點電位的參考點，在原理圖中具有相同網(wǎng)絡(luò)標(biāo)號的“接地”符號表示這些接地點之間沒有電位差。然而在PCB板中不同接地點只能通過印制導(dǎo)線連接，直流電阻、寄生電感不可能為零，因此當(dāng)有電流經(jīng)過時，必然存在電位差，這就是印制板設(shè)計中遇到的共阻抗干擾問題。下面以圖7.7.2所示電路為例，說明共阻抗干擾成因及消除方法。圖7.7.2地線(電源線)共阻抗干擾2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺

為避免地線、電源線的共阻抗干擾，在印制板上布線時可采取如下措施加以克服：(1)在中低頻(<1MHz)電路中，系統(tǒng)內(nèi)不同單元電路之間、同一單元內(nèi)不同元件之間盡量采用單點接地形式，如圖7.7.3所示。圖7.7.3單點接地形式2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺

而在高頻電路中，最高信號頻率對應(yīng)的波長λ很小。根據(jù)電磁場理論，連線長度(包括接地線長度)必須小于λ/20，否則連線阻抗就不能忽略，當(dāng)連線長度接近λ/4時，其阻抗接近無窮大，只能采用多點就近接到地平面方式，以減少地線長度，降低接地阻抗，如圖7.7.4所示。圖7.7.4多點就近接地平面(2)地線寬度要大，長度要短。以減小寄生電阻和寄生電感。在雙面板中，最好采用大面積接地方式；或采用含內(nèi)地線層、內(nèi)電源層的多層板。(3)為減少電源線共阻抗干擾，可在單元電路電源輸入端(包括單元電路內(nèi)的IC電源引腳)增加儲能小電容(1μF～22μF，容量大小與該單元電路或IC芯片瞬時功率有關(guān))，如圖7.7.4所示。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.7.3接地方式1.一字型接地方式

在中低頻、小功率電路板上可采用一字型地，將本級接地元件盡可能就近安排在公共地線的一小段內(nèi)，呈一字型排列，如圖7.7.5所示，圖7.7.5一字型接地方式

2.單點接地方式

無論是低頻、中頻模擬電路，還是數(shù)字電路，單元內(nèi)每一接地元件都應(yīng)采取單點接地方式，如圖7.7.3所示，這是防止共地阻抗干擾惟一有效的辦法。圖7.7.6島形接地盤

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺3.分支接地

如果接地元件較多時，一字型接地方式占用公共地線段較長；不可避免地存在共阻抗干擾現(xiàn)象時，可采用多分支接地方式，然后再將不同接地分支匯集到公共接地點上,如圖7.7.7所示。圖7.7.7分支接地方式2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺4.平面接地方式

一字型地、單點接地、分支接地等僅適用于中低頻電路中，而在高頻電路中只能采用多點就近接入地平面方式。2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺7.7.4地線布線一些基本原則1.盡量減小電源/地線形成回路

在布線過程中，必須盡量減少電源與地線之間的回路面積、盡量減少信號線與地線之間的回路面積，即盡可能避免出現(xiàn)環(huán)型天線效應(yīng)，如圖7.7.11所示。圖7.7.11回路面積控制示意圖

2025/1/7電子線路CAD實用教程——基于AltiumDesigner平臺2.保證干擾源與地線層邊框最小間距

在含有地平面的雙面或多層板中，干擾源離地線層外邊框最小距離應(yīng)不小于20H(H為兩層之間的距離，在雙面板中H就是板厚)，以減少電磁輻射量——這就是所謂的“20H”原則。在圖7.7.13中，假設(shè)雙面P