通信行業(yè)深度報告：深度拆解CPO：AI智算中心光互聯(lián)演進方向之一-開源證券

請務必參閱正文后面的信息披露和法律聲明1/56 通信jiangying@ 43%29%14% 0%-14%-29%2024-012024-052024-09數(shù)據來源：聚源和成熟的CMOS微電子工藝兼容的優(yōu)勢，有望成為實現(xiàn)光均有在近年OFC展上推出CPO原型機，Nvidia及TSMC等廠商也展示了自己43%29%14% 0%-14%-29%2024-012024-052024-09數(shù)據來源：聚源《o3模型亮相，國內AIDC產業(yè)鏈或《o3模型亮相，國內AIDC產業(yè)鏈或菲菱科思、共進股份、烽火通信、光迅科技l風險提示：AIGC發(fā)展放緩，配套CPO需求不及預升級不及預期的風險；CPO產業(yè)鏈推動不及預期影響；存在貿 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明2/561、CPO是一種新型的光電子集成技術 52、CPO的深度拆解：或帶動硅光光引擎、CW光源、光纖、FAU、MPO/MTP等需求增長 72.1、硅光光引擎是CPO技術核心之一 92.1.1、光引擎平臺：硅光技術是目前CPO光引擎的主要解決方案 92.1.2、光引擎集成：CPO技術將增加先進封裝工藝需求 2.2、光源：ELS是當前硅光CPO的主流選擇 2.3、光學互聯(lián)：CPO光鏈路較可插拔方案引入額外的光纖及光纖連接器 222.4、電氣互聯(lián)：CPO中單片CMOSEIC或成發(fā)展方向 273、AI光通信時代，CPO迎三大產業(yè)變化 303.1、變化1：硅光技術加速發(fā)展，CPO硅光光引擎不斷成熟 303.2、變化2：龍頭廠商積極布局CPO，進一步催化CPO產業(yè)發(fā)展 353.2.1、Broadcom：TH5-Bailly—SiPhPIC+7nmCMOSEIC+FOWLP 363.2.2、TSMC：積極布局硅光技術，推出COUPE平臺 393.2.3、Nvidia：GPU龍頭企業(yè)，積極布局CPODWDM方案 403.3、變化3：AI時代高速交換機需求增長，CPO方案優(yōu)勢不斷凸顯 443.3.1、AI時代交換機帶寬加速迭代，端口互聯(lián)速度快速發(fā)展 443.3.2、AI集群加速Scaleout，后端網絡組網拉動高速交換機需求 453.3.3、AI集群功耗成關鍵挑戰(zhàn)，CPO方案優(yōu)勢凸顯 474、CPO發(fā)展?jié)摿^大，商業(yè)落地仍需產業(yè)協(xié)同 484.1、技術方面，CPO在工藝、仿真以及測試等方面仍面臨很多挑戰(zhàn) 484.2、產業(yè)協(xié)同：AI時代CPO方案或與可插拔方案長期共存 495、受益標的梳理 516、風險提示 54圖1：CPO有望成為未來數(shù)據中心互連的重要解決方案 5圖2：光接口能效演進低于ASIC部分 5圖3：CPO有望替代傳統(tǒng)可插拔光模塊 6圖4：CPO較傳統(tǒng)光模塊集成大量光電器件 7圖5：CPO利用光互連替代傳統(tǒng)光模塊至交換芯片的銅互連 8圖6：光引擎是CPO技術核心之一 9圖7：VCSELCPO方案適用于超短距離傳輸 圖9：硅光調制器常見構型：MZM、微環(huán)調制器、布拉格光柵調制器 圖10：硅光耦合器通常使用端面耦合以及光柵耦合兩種方式 圖11：PE集成方案包括單片集成或異構集成 圖12：CPO技術將增加先進封裝工藝需求 圖13：基于2D封裝PE的CPO 圖14：硅基Interposer方案提供精細的布線功能 圖15：有機封裝利用有機基板作為基材 圖16：FOWLP通過晶圓級封裝促進小尺寸封裝和大規(guī)模生產能 圖17：玻璃材料是Interposer的優(yōu)質候選材料 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明3/56圖18：Corning積極推進玻璃Interposer 圖19：光電芯片通過3D封裝進行垂直互連 圖20：3D封裝的CPO技術也是目前研究的熱點和趨勢 圖21：硅光CPO主要采用ELS 圖22：輸出功率和功耗是ELS的關鍵特征 圖23：有效的光電轉換是一個多維的非線性問題 20圖24：CW-DFB激光器是目前CPO技術最優(yōu)的外置光源選擇 20圖25：OIF發(fā)布ELSFP標準 21圖26：ELS-DR/FR應用實際由光引擎決定 21圖27：CPO光互連主要包括光引擎到前面板連接器的光纖路由 22圖28：CPO的實現(xiàn)涉及各種組件的系統(tǒng)規(guī)模集成 22圖29：光引擎接口保護涉及多種光電分離方案 23圖30：光纖陣列對材料和制造工藝的要求較高 23圖31：光引擎通過FAU耦合實現(xiàn)光的進出 23圖32：通過引入中板/板載光互連解決方案來解決光引擎尾纖長度不同問題 24圖33：擴束連接器可以減少由于光學接口污染而導致的信號損失 24圖34：利用光纖柔性板管理 24圖35：通過部分硬件設計提高光纖可靠性 24圖36：ELS通過保偏光纖連接光引擎 25圖37：用于光輸入的PM光纖和用于光輸出的非PM光纖的混合封裝 25圖38：光纖連接器品類繁多 26圖39：基于MT插芯的光纖連接器或成高容量配線需求的重要解決方案 26圖40：前面板需對光纖端口通道密度、連接器類型和熱管理等綜合考慮 26圖41：CPO電氣接口選擇多樣 27圖42：DSP功能或仍不可或缺 28圖43：ADC+DSP仍是下一代224Gb/s實現(xiàn)方案之一 28圖44：不同的SerDes模塊針對不同的距離進行了優(yōu)化 29圖45：單片集成EIC或成CPO發(fā)展方向 29圖46：硅光技術綜合性能優(yōu)異 30圖47：硅光技術應用廣泛 30圖48：數(shù)據中心中硅光光模塊已逐步應用 30圖49：硅光光模塊與傳統(tǒng)光模塊原理架構基本相似 31圖50：硅光收發(fā)器市場規(guī)模有望不斷擴大 31圖51：OIO是一種芯片的光互連解決方案 32圖52：高耗能算力場景促進OIO發(fā)展 32圖53：硅光產業(yè)鏈不斷完善 32圖54：硅光CPO原型機不斷推出 36圖55：BroadcomCPO產品不斷推出 36圖56：TH4-Huboldt是Broadcom第一代CPO系統(tǒng) 37圖57：TH4-Huboldt采用SiPhPIC+SiGeEIC+TSV架構 37圖58：TH5-Bailly采用SiPhPIC+7nmCMOSEIC+FOWLP架構 38圖59：Broadcom將CPO技術進一步拓展到算力芯片 38圖60：TSMC推出COUPE平臺 39圖61：TSMC提供其先進技術路線圖 40圖62：芯片異構集成是TSMC封裝技術之一 40 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明4/56圖63：TSMC供應商支持的COUPE設計工具 40圖64：不同的設備連接具有不同的帶寬和功耗 41圖65：CPODWDM或是個綜合性能優(yōu)異的方案 41圖66：交換機卡和GPU卡中采用CPO器件 41圖67：GPU卡、交換機卡分別構成相應機架 41圖68：NvidiaCPODWDM架構采用DFB光源和微環(huán)調制器 42圖69：激光器占主要功耗預算 42圖70：NvidiaCPODWDM架構中采用硅基Interposer 42圖71：Nvidia的CPO原型機速率達到每根光纖400Gbps 43圖72：Nvidia已制造CPO各類型測試芯片 43圖73：TeraPHY和SuperNova典型鏈路 43圖74：TeraPHY采用硅光微環(huán)調制器 43圖75：光互連正逐漸取代銅互連 44圖76：ASIC帶寬約每兩年翻一番 44圖77：以太網速度跟隨ASIC帶寬的擴展 44圖78：前后端網絡組網均來帶來大量交換機需求 45圖79：AI網絡架構帶動GPU互聯(lián)需求 46圖80：RDMA市場中交換機需求快速增長 46圖81：算力集群拓展方向包括Scaleup和Scaleout 46圖82：Scaleup+Scaleout構成后端網絡 46圖83：CPO方案有望有效降低AI集群功耗 47圖84：CPO產業(yè)鏈逐步成熟 50圖85：CPO市場前景廣闊 50表1：海內外企業(yè)積極布局硅光子技術 33表2：CPO產業(yè)重要板塊及公司 51表3：相關標的估值 52 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明5/56光電共封裝（Co-PackagedOptic異構集成在一個封裝體內，形成具有一定功能的微系統(tǒng)。光電共封裝技術進一步縮的互連密度的同時實現(xiàn)了更低的功耗，是解決未來大數(shù)據運算處理中—2022年全球數(shù)據中心的網絡交換帶寬提升了8025倍。由于光接口依賴于數(shù)模混合的SerDes技術，其能光接口的單比特成本和功耗下降的速率遠落后于交換機ASIC部分，為了進一步降資料來源：RakeshChopra《Lookin請務必參閱正文后面的信息披露和法律聲明6/56寄生效應明顯，存在信號完整性問題，且模塊的體積較大、互連密度低、多通道功與封裝ASIC相同的PCB上，并圍繞封裝ASIC的四周排列，該方案使用PCB來連于多模光學。COBO聯(lián)盟完成了一個針對板載光學的MSA，包括關于八通道和十六通道（電氣）板載光模塊的規(guī)格，每通道最高資料來源：JohnH.Lau《FlipChip,HybridBonding, 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明7/56帶寬、低延時、低功耗、小尺寸等優(yōu)點，同時利用基于硅光的光引過驗證的半導體制造技術和設計工藝實現(xiàn)了高水平的光學和電氣設備集成，有望實案中由于硅光光引擎的引入，除激光器外，大部分已實現(xiàn)了多種光電器件的硅基集中的無源器件，傳統(tǒng)器件中的透鏡和大型組件都被取代，陶瓷、銅等材料用量大幅降低，晶圓、硅光芯片等電子材料占比提升，價值向硅光芯片、硅光引擎轉移，整體有望進一步實現(xiàn)工藝簡化和成本控制，同時硅光器件更高的集成密度帶來了芯片尺寸的大幅縮減，相較于傳統(tǒng)光模塊具備小型化優(yōu)勢；現(xiàn)對電氣接口的優(yōu)化；在連接零部件上，CPO相較互連，因此在交換機內部引入額外的光纖及光纖連接器，主要包括ELS-光引擎段、光引擎-前面板段，同時前面板原光模塊的電氣接口轉為光互連的光纖 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明8/56 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明9/56擎（PE/OE）都是CPO技術的核心。光子I在通過驅動器控制調制器（MOD）后，攜帶信息的調制光信號通過光纖傳輸?shù)侥繕速Y料來源：H.Hsia等《HeterogeneousIntegrationofaCompactUniversalPhotoniPhotonicsApplicationsinHP100m以內的互聯(lián)需求，后續(xù)通過器件進能夠實現(xiàn)km級互聯(lián)長度。速率方面，當前，VCSEL較為成熟的器件為25GBaud復用以提高單纖容量，也可以通過陣列化的VCSEL器件/PD器件配合多芯光纖（~40um芯間距）實現(xiàn)大容量傳輸。工藝方面，其主要挑戰(zhàn)在于封裝，封裝解決方案通常涉及使用焊盤柵格陣列（LGA）封裝將光學引擎連接到印刷電路外，通過集成多通道VCSEL和PD，對系統(tǒng)的可靠性和維護性 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明10/56IBM研究院和Coherent于2022年聯(lián)合開片，沒有在電子芯片內合并重新定時功能，有效地服務于低延遲應用場景。電子芯最大速度下，考慮到兩端的電連接器，MOTION收發(fā)器的功耗為4pJ/b，約為800gOSFP（FR4）模塊的1/5；惠普的4通道CPO系統(tǒng)于2020年開發(fā)，包括990/1015/1040/1065/1090nm的5從技術特點來看，硅光技術結合了集成電路技術的超大規(guī)模、超高精度制造的 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明11/56特性和光子技術超高速率、超低功耗的優(yōu)勢，以及基于硅材料的本身特性，硅光子調制、處理和探測。其核心器件主要包括：激光器（負責將電信號轉化成光信號波導損耗、光學耦合、溫度影響等硅光器件性能問題、測試流程方法挑戰(zhàn)和缺乏標恒定，激光器輸出連續(xù)光，調制信號加載到外調制器上，在電場的作用下，外調制即通過外加電場對載流子濃度進行操控并以此來改變材料折射率，常見的等離子體相位，并通過相長或者相消干涉的原理實現(xiàn)對光波幅度的調制；微環(huán)調制器和布拉格光柵調制器是在有諧振結構的調制器中用折射率的變化操控諧振條件改變諧振波請務必參閱正文后面的信息披露和法律聲明12/56期性的，調制器級聯(lián)時不同信道之間容易串擾；布拉格光柵調制器是單模諧振，因此在工作波長附近僅有一個諧振峰，信道之間不易串擾，但布拉格光柵調制器中光柵固有的反射光會對入射端口其余器件造成不良影響，因此很大程度上失去了外調制優(yōu)勢。所光信號互連的問題，是硅基光電芯片封裝的關鍵技術。實際應用中，單模光纖和光波導之間的高效耦合也是制約硅光子芯片規(guī)?；瘧玫囊粋€難題。光波導中的模場異導致了較低的耦合效率和較大的耦合損耗。通過設計不同結構、不同材質的光耦合器件，使片上硅波導的光模場同單模光纖的光模場耦合相匹配從而達到最優(yōu)的光端面耦合是通過應用端面耦合器，使得光信號直接在硅基波導的橫截面和光纖的橫截面直接相耦合。端面耦合器的優(yōu)點是是耦合損耗小、光學帶寬大，而且能夠在不改變光路的情況下進行對準，但在制備上工藝難度大、制作容差小，需要特殊的端面拋光。端面耦合器一般有正向楔形、反向楔形、三叉戟結構，目前常用的結 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明13/56光柵耦合器是通過光柵的衍射效應把光耦合至光波導，優(yōu)點是尺寸小、對準容差大，可以放置在芯片的任意位置，有利于晶圓級測試，缺點是偏振敏感、波長敏核心光引擎的集成方案對系統(tǒng)的功率、性能、面積和成本有著深遠需的要求，以先進封裝實現(xiàn)更小尺寸；成本，通過不斷減少替代材料，提高制造效從集成方案來看，光引擎異構集成是當前主流選擇。光引擎中EIC和PIC可以和電器件,兩種器件之間的電學互連通過芯片內部的金屬實現(xiàn)。單片集成結構因為間常數(shù)以及電學損耗對信號傳輸?shù)挠绊?功耗也得到了降低，因此單片集成可以實現(xiàn)高數(shù)據速率和功率效率，基本避免了EIC-中先進封裝技術是指一種采用先進的設計思路和先進的集成工藝技術，如硅通孔 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明14/56 同時引線鍵合通常需要相對較高的弧高，以允許芯片和基板之間或芯片和芯片之間 須通過兩次凸點，信號性能會有所下降，2.5D封裝具有更高的互連密度和更低的功耗。根據所用轉接板的材料不同，基于2.5D封裝技術可進一步可分為基于硅基請務必參閱正文后面的信息披露和法律聲明15/56硅基Interposer方案包括全無源硅晶圓和局部硅橋。全無源硅晶圓的硅基Interposer利用硅晶圓加工技術，可以制作更小線寬的互連現(xiàn)光電芯片的高密度引腳互連，且由于與芯片材料相同，熱膨脹系數(shù)失配小，能減小封裝翹曲，提高可靠性；另一方面，硅基Interposer同樣存在兩成本高，TSV生產采用硅蝕刻工藝，硅-硅通孔需要氧化絕緣層并維持薄晶圓；(2)電性能差，硅材料是半導體材料，在傳輸線傳輸信號時，信號與襯底材料有很強的由于硅在材料和制造方面面臨著成本的挑戰(zhàn)及封裝面積的限制，局部硅橋的形EMIB是英特爾的一種2.5D封裝技術，通過在有機基板中嵌入薄硅橋和多層免了TSV轉接板導致的信號完整性問題光電子芯片之間的高速、高密度通信，又有效減少了封裝尺寸，有望實現(xiàn)成本和性能的平衡，具有正常的封裝良率、不需要額外的工藝、設計簡單等優(yōu)點。但EMIB不均勻等一系列問題。有機封裝則利用有機基板作為基材，具有成本低、可彎曲等特點。有機材料具 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明16/56技術有助于促進小尺寸封裝和大規(guī)模生產能力，在尺寸和生產能力方面具有優(yōu)勢，通過消除引線鍵合提供了更高的速度設計能力，并減小元件芯片的焊盤尺寸來優(yōu)化線等，對封裝可靠性有較大影響，面臨如晶圓重構的高精度定位、環(huán)氧模塑料和其玻璃材料具有高透光性、低損耗的電氣互連特性和出色的尺寸穩(wěn)定性，與硅材板相匹配，減少系統(tǒng)內部的應力，因此玻璃基板可以更好地解決大尺寸芯片的翹曲問題，從而提高系統(tǒng)的良率和可靠性。由于玻璃材料的易碎性和化學惰性，玻璃通孔3D互連技術發(fā)展仍面容易造成玻璃基板與金屬層之間的分層，導致金屬層卷曲甚至脫落4）玻璃的散是其生態(tài)系統(tǒng)尚不成熟和目前缺乏大規(guī)模生產能力。中，與光纖耦合，電信號通過在玻璃Interposer上的金屬通道。TGV接頭用于供電和接地，同一襯底上所有高分辨率線的薄膜加工簡化了制造個戰(zhàn)略性的光學接口，允許封裝的PIC直接瞬態(tài)耦合，以實現(xiàn)更低的損耗。 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明17/56MEMSPackagingApplicationsFabricatedUsingMagneticAssemblyofMicroscaleMetalWires》MEMSPackagingApplicationsFabricatedUsingMagneticAssemblyofMicroscaleMetalWires》 互連距離、更高的互連密度和更好的高頻性能，還能實現(xiàn)更低的功耗、更高的集成互聯(lián)、TSVinterposer、Organicinterposer、面對面堆疊、資料來源：JohnH.Lau《FlipChip,HybridBonding, 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明18/56圖20：3D封裝的CPO技術也是目前研請務必參閱正文后面的信息披露和法律聲明19/56料間接帶隙的能帶結構使得它無法實現(xiàn)高效率的片上光源，因此在硅基光電子芯片中其光源器件仍然需要依賴InP/GaS材料的半導體激光器。置有如下優(yōu)點：一是實現(xiàn)了易失效光源元件的可更換和可標準化生產；二是激光器的外置減少了硅芯片單元的散熱壓力，有利于系統(tǒng)穩(wěn)定性；三是外部光源單元可以靈活配置，如采用波分光源或者非致冷光源等。資料來源：JohnE等《PerformanceandReliabilityofAdvanced決定：一是光引擎的鏈路預算、二是CW激光功率括調制器和耦合損耗。其中激光芯片的高輸出功率是造成大部分功耗的根本原因，此外，熱電冷卻器（TEC）消耗額外的電力來消散激光芯片產生的熱量。請務必參閱正文后面的信息披露和法律聲明20/56術包括耐高溫大功率光源芯片，光路透鏡耦合，電流源控制反饋等，其中在激光光需要輸出功率至少為100mW的高功率連續(xù)激光器來滿足鏈路預算要求，提升CW-DFB激光器出光功率的主要措施包括增大光功率斜率效率、升單模工作電流范圍，限制光功率升高的主要因素是熱飽和現(xiàn)象和光學災變損傷；能源效率方面，高電光轉換效率是高功率連續(xù)激光器的另一個理想特性，為了節(jié)省功耗，CW激光器的電光轉換效率需要進一步提高，熱效率高的TEC有助于降低ELS功耗，同時非制冷高功率激光器也可能是CPO光源的最終解決方案之一。2021年光通信行業(yè)標準組織發(fā)布了連續(xù)波－波分復用多源協(xié)議《CW-WDMMSA和人工智能等新興應用的外置光源進行了初步的規(guī)范。該協(xié)議要求連續(xù)波的外置激光器光源滿足單模、高功率、低噪聲、低功耗、連續(xù)穩(wěn)定工作，對工作波長（O波資料來源：JohnE等《PerformanceandRelLasersforSiliconPhotonicsA資料來源：劉耀等《用于共封裝光學的高功率連續(xù)波DFB激光準組織，分別是OIF(光互聯(lián)論壇)定義的ELSFP(ExternalLaserSmallFormFactorPluggable)標準;IPEC(國際光電委員會)定義的PELS(Plugga標準;CCITA(中國計算機互連技術聯(lián)盟)定義的ELS(E前直通ELSFP仍存在一些問題，如保偏光纖和單模光纖集無法商用；DR4和FR4應用由光引擎決定，CPO光引擎無法實現(xiàn)c式不靈活。請務必參閱正文后面的信息披露和法律聲明21/56 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明22/56部的前面板，其連接方法和連接類型都是影響信號、熱量和布線密度的總體系統(tǒng)要求的設計考慮因素，不同的設計選擇及光纖離開光引擎的不同方向使得系統(tǒng)內部的光纖布線進一步復雜化，同時在安裝應用中，都需注意避免對光纖玻璃表面損壞、大拉應力的應用以及破壞其涂層的完整性。圖27：CPO光互連主要包括光引擎到前面板連接器的aCo-PackagedorOn 在高溫下，從而提高了良率和可靠性，并可使用標準光學器件來降低成本，實現(xiàn)成光分離方案，通常通過光引擎和板載光纖之間的光連接器來實現(xiàn)。實現(xiàn)光學分由于光纖尾纖需永久熔接到光引擎，因此也必須與焊料回流溫度兼容；另一種方法是將光纖插座集成到光引擎中，消除了光纖和連接器暴露在回流焊溫度下的情況。與電插座式光引擎相似，允許使用標準光學連接器與插座配合。 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明23/56是把光纖按照一定的間距排列固定起來形成的光器件，是光進出光器件的通道。光精確控制多個光纖之間的間距，需要一個精密的基底給光纖定位，最常用的是硅VV槽，固化后在V槽后的平臺區(qū)涂上保護膠，最后將端面拋光成預定角度， 供各種長度的跳線，尾纖長度可以減少到只有一個設計，可以簡化光引擎在面板上的安裝，簡化光引擎供應商的制造，并降低光引擎和附加尾纖損壞的風險。另一方請務必參閱正文后面的信息披露和法律聲明24/56還增加了一組跳線電纜，可以使用更不敏感且易于清潔的氣隙或擴束連接器，來降圖32：通過引入中板/板載光互連解決方案來解決光引FiberOpticConnecto纖（FiberRibbon）、光纜捆束（FiberHarness）、光纖帶集線器（Fiberribbon門的方法來管理電路板上的數(shù)百到數(shù)千個光纖，薄膜結構優(yōu)化了空間，從而增強了密集設備中的氣流，同時它是可堆疊的，可以處理 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明25/56 （3）ELS—光引擎：ELS與光引擎的互聯(lián)設計可分為3種類型：板載光學器的前板可插拔設計（可插拔盲插）。三種ELS類型中的每一種都使用一組保偏這種光纖的設計和制造是為了解決傳統(tǒng)光纖在傳輸過程中偏振態(tài)容易受到外部因素如溫度、彎曲和拉伸等影響而發(fā)生變化的問題。保偏跳線則通過精準的連接器鍵位來實現(xiàn)偏振模態(tài)的耦合對準，保偏連接器是兩根保偏光纖耦合的重要組件，確保兩根保偏光纖在耦合時的偏振模態(tài)保持偏振光原有的偏振狀態(tài)。保偏光纖的工作原理基于雙折射現(xiàn)象，通過設計上的特殊處理，引入了強烈的雙折射，從而抵消了外部因素對光偏振態(tài)的影響；制造方法主要包括應力型和形狀拍長和消光比等參數(shù)來衡量，消光比越高，說明光纖保持偏振態(tài)的能力越強。保偏光纖仍然面臨著一些挑戰(zhàn)，如保偏光纖的制造成本相對較高，且與標準單模光纖相比，其衰減也更高；保偏光纖的拼接和終端處理也需要精確的操作，以確保偏振態(tài)的正確對齊。aCo-PackagedorOn圖37：用于光輸入的PM光纖和用于光輸出的非PM 置為32個端口，每個端口的吞吐量為1.6Tbps，或128個端口，每個端口400Gbps，對所需的面板高度（機架空間）和可用于氣流的面板表面產生影響。連接器選擇確定后，任何可用的剩余空間都可用于交換機面板上的冷卻或其他組件，更高密度的連接器配置都可以顯著減少整體空間，為其他組件提供空間或將開關從2U光纖連接器品種繁多，以MPO/MTP為代表的多芯連接器有望成為未來連接重要組成部分，主要用于光纖線路的連接、光發(fā)射機輸出端口/光接收機輸入端口與光纖之間的連接、光纖線路與其他光器件之間的連接等，可實現(xiàn)低時延、超高速信 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明26/56息傳輸，應用場景包括光纖到戶、數(shù)據中心、4G/5G通訊等。光纖制造商根據應用場景的不同推出眾多類型的光纖連接器，如接口連接器，按光纖類型分為單模/多模光纖連接器等。整體來看，光纖連接器正朝著低成本、標準化、高埠數(shù)、小型化、結構簡化、易于安裝的方向發(fā)展，特別是隨著局域網、數(shù)據中心和存儲區(qū)域網絡中的連接器增多，高密度與小型化將是未來連接器MPO/MTP光纖跳線作為小型化和集成化發(fā)展下的產品方向，其一端或兩端為實現(xiàn)多芯光纖的連接，其關鍵技術包括塑料成型插芯、金屬導向銷、插芯端面研磨拋光技術和檢查技術等，對精度的要求較高。插芯一般按照金屬鑄模結構采用注入針和導針孔進行精準連接，確保了光纖連接器的高密度、高速度傳輸。拔模塊互操作；向后兼容已安裝在數(shù)據中心的結構化布資料來源：COBO《DesignConsiderationsofOpticalConnectivityinaCo-Packaged請務必參閱正文后面的信息披露和法律聲明27/56空間有限以及SerDes和交換機IC之間的通道損耗過大，傳統(tǒng)可插拔光模塊面臨更多挑戰(zhàn)，CPO通過交換芯片和光引擎的共封裝，在消除限制的同時，封裝內毫米級的電氣鏈路也可以產生更小的損耗，并進一步簡化分信號傳輸方式實現(xiàn)數(shù)據的高速傳輸，具有功耗低、抗干擾強、速度快的優(yōu)點。根盡量高速率下的橫向時序和縱向信噪比的信號完整性問題，包括縱向信噪比下的數(shù)據均衡設計、橫向時序下的時鐘定時設計和高速率下的寬帶擴展設計，在實際應用的平衡。道的信號完整性由通道布線、插座性能和封裝寄生決定。有多種電氣接口選項可用 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明28/56部分進一步集成到交換芯片Die上，從而簡光部分的功耗。在第一種架構中，重定時芯片的主機側通過XSRSerDes連接到ASIC，重定時芯片的線路側通過LRSerDes連接到光引擎。Signaling—Modulation,Equalization,andCh構，以實現(xiàn)數(shù)據序列化，波形失真和輸出驅動。接收器通常采用簡單的連續(xù)時間線收發(fā)器類似，XSRSerDes也需要一FFE相結合，實現(xiàn)高功率效率和低代碼錯誤率，同和DAC驅動器組成的DSP。DAC驅動器有SST形式和CML形式。接收器主 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明29/56請務必參閱正文后面的信息披露和法律聲明30/56現(xiàn)光子和微電子集成的理想平臺。在當前“電算光傳”的信息社會下，微電子/光電子其技術瓶頸不斷凸顯，硅基光電子具有和成熟的CMOS微電資料來源：EricMounier《Chipletsenabledbysili資料來源：EricMounier《Chipletsenabledbysili 層技術，高速時代基于硅光光通信的拓展，有望進一步催化硅光光片側的OIO、設備側CPO、設備間光模塊以及數(shù)據中資料來源：EricMounier《Chipletsenabledbysili 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明31/56件競爭優(yōu)勢有演進的過程，隨著大數(shù)據中心對聯(lián)結帶寬的不斷升級，多通道技術成范圍內逐步進入商用部署階段。同時長期來看，我多通道大帶寬的技術優(yōu)點有望得到進一步凸顯，硅光光模塊根據Lightcounting的預測，光通信行業(yè)已經處在硅光使用基于硅光光模塊市場份額有望從2022年的24%增加到2028年的44%。據數(shù)據來源：EricMounier《Chipletsenabledbysiliconphoton是一種基于芯片的光互聯(lián)解決方案，與計算芯片（CPU、GPU、XPU）集成在同一輸距離遠超電互連。OIO基于光互連低延遲、高帶寬和低能耗的特點，非常適用于新數(shù)據中心架構的關鍵驅動力。硅光子技術目標就是在芯片上集成光電轉換和傳輸模塊，使芯片間光信號交換成為可能：電流從計算核心流出，到轉換模塊通過光電效應轉換為光信號發(fā)射到電路板上鋪設的超細光纖，到另一塊芯片后再轉換為電信由于采用與集成電路兼容的工藝制作，可方便地在電學芯片的內部引入硅基集成光路，實現(xiàn)光通信電路與控制電路和驅動電路的緊密集成，進一步降低成本，因此硅OIO的技術優(yōu)勢有望不斷凸顯，與OIO技 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明32/56reality》 戶等各個環(huán)節(jié)。2010年左右，硅光技術的研發(fā)體制開始由學術機構推進轉變術研究，進行了長期、巨額投入。三是小型初創(chuàng)公司早期靠風險資金進入，后期被大企業(yè)并購再持續(xù)投人，該模式已成為硅光子的一種重要發(fā)展模式。四是一些新崛 請務必參閱正文后面的信息披露和法律聲明33/56硅光芯片，并表示沿著自研硅光芯片的技術路線，目前已具備從基于各種化合物光芯片到器件、模塊、智能終端全系列產品的垂直整合能力，下一聯(lián)光芯）展出最新硅光技術及解決方案，包括1.6TDR8PIC、800GDR8PIC、800G2xFR4PIC、200G/lanePICAI/DC智算互聯(lián)應用的200GGe/SiPINPD和4x200GSiPhoMZMPIC，現(xiàn)場演示了公司2020年收購Inphi，基于Inphi前幾代COLORZ光學模塊技術基礎氣和光學接口，能以多太比特的速度連接下一代作為全球領先的光學元件供應商，公司2023年收購中國香港光作為最早開始探索硅光子技術的公司之一，目前已在數(shù)據中年在OFC上展示了其研發(fā)和量產應用于802024在OFC上展示了400G/800G/1.6T硅光產品及單一；Acacia是首家提出將硅芯片作為多個離散光子功能集成平臺的相干模塊供應商，20年推出硅基800G相干可插拔產品，其基于DelpQSFP28和400GQSFP-DD封裝臺公司2022年完成對賽靈思的收購，與Ranovus聯(lián)合發(fā)布基于硅光引擎的CPO器件，在硅公司攜手博通、英偉達等大客戶共同開發(fā)硅光子及共同封裝光學元件，已組建專家組成的專門研發(fā)團隊，專注于利用硅光子技術開發(fā)未來芯片。公司NVIDIA的技術積累；2022年，公司與AyarLabs合作開發(fā)將硅光互連用于GPU與NVSwitch之間請務必參閱正文后面的信息披露和法律聲明34/562023年公司剝離硅光光模塊部門，由Jabil承接相關業(yè)務，保留硅光芯供支持2024年向客戶交付了業(yè)界首款51.2Tbps共封裝光學(CPO)以太起。同年于OFC上展示了基于200G硅光子調制的CW激光器2022年全球光模塊廠商中排名第一，在硅光領域研發(fā)和布局多硅光芯片的400G和800G硅光光2022年收購Alpine，深入參與硅提供高速硅光光模塊封裝與測試設備，在硅基光芯片方面可提供鏡檢、測試及2020年公司已推出高性價比的400G數(shù)據通信硅光模塊解決方案：400GQSFP-DDDR4TSV等先進封裝技術實現(xiàn)光電芯片高度集成，產品廣泛應用于汽車電子公司與Rockley合作布局硅光業(yè)務，2017年兩者共同成立江蘇亨通洛克利生產硅光塊，2020年亨通洛克利發(fā)布第一款樣品版400GQSFP-DDDR4硅光光模塊，2量產版400GQSFP-DDDR4硅光光模塊，并且基于硅光子技術成功推出國內第一臺公司與Elenion、海信寬帶在硅光領域深入合作，2019年推出基于硅光模塊，但公司主要從網絡系統(tǒng)角度研究和規(guī)劃模塊技術，并 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明35/56Cisco等均有在近年OFC展上推出CPO原型機，不斷實現(xiàn)交換容量的提升和功耗的支持每個chiplet上8根光纖的64個光通道的高速光通信；Broadcom在“OFC2022”會Ranovus在“OFC2021”會議上發(fā)布了Odin品牌模擬驅動CPO2.0架構，該架單芯片解決方案，實現(xiàn)了40%的功耗降低和成本節(jié)約；Ranovus在“OFC2023”上Marvell在“OFC2022”會議上展 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明36/56推出了配備CPO光學器件的下一代交換芯片系列，第一款25.6TH請務必參閱正文后面的信息披露和法律聲明37/56光引擎，OCP2022上展示了CPO進展，并宣布與騰訊和銳捷建立戰(zhàn)路合作伙伴關SiGeEIC構成，采用內置光源，整體封裝上基于TSV工藝通過基板互連，系統(tǒng)光互toEnableNextGenerattoEnableNextGenerat（64x100GbpsFR4）連接，其中PIC上請務必參閱正文后面的信息披露和法律聲明38/56資料來源：ManishMehta《AnAIComputeASICwithOpticalAttachto資料來源：ManishMehta《AnAICompute 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明39/56接。由于銅纜信號無法滿足不斷增長的帶寬需求，硅光子學將成為未來數(shù)據中心的一項關鍵技術。TSMC的緊湊型通用光子引擎（子集成電路（PIC）上，形成EIC-on-PIC結構。這種結構可以在模波長兼容性、高效的光電轉換以及可擴展性和靈活性等特點，使得它能夠支持多種光互聯(lián)應用，并滿足不同應用的需求。OSFP可插拔設備中，兩倍于當前基于銅的以太網解決方案的最高速率。第一代資料來源：KevinZhang《TSMC2024NorthAmericaTSMC作為全球知名的晶圓廠供應商，其封裝技術的主要特點之一，是能夠在基礎芯片上堆疊異構芯片，從而實現(xiàn)更好的集成度和性能水平。通過利用混合鍵合 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明40/56力，TSMC在OIP2024生態(tài)系統(tǒng)論壇上進一步展示了其供應商目前擁有的支持這一合作的制程技術從45nm延伸到7nm，為相關工藝提供更加先進的支持。而且還計劃大幅降低硅光子技術的功耗，通過解決互連性、電源和可擴展性方面的Nvidia等大客戶共同開發(fā)硅光芯片技術，有望集合各方的技術優(yōu)勢和資源，推動硅光芯片的規(guī)模量產，并對硅光電子市場的競爭格局產生深遠影響。圖63：TSMC供應商支持的COUPE設計工具學家BillDally在GTC2020上介紹了其上的“AcceleratorClusters:theNewSupercomputer”演講 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明41/56不同的設備連接具有不同的帶寬和功耗，挑戰(zhàn)在于如何將它們有機地組合在一起，需要同時考慮功率、成本、密度和連接距離等因素，通過這些尺寸測量，CPO偏移所消耗的能量就越低，CPODWDM方案的目本相似，具有與有源電纜相當?shù)母采w范圍，并提供與調制后的信號導入接收端芯片，接收端包含光電二極管及跨阻放大器，將光信號轉請務必參閱正文后面的信息披露和法律聲明42/56環(huán)調制器、波導、耦合器，EIC放置于PIC之上，和交換芯片連接含發(fā)射端的微環(huán)調制器的驅動器、序列化器等，以及接收端的跨阻放大器、解序列資料來源：BillDally《AcceleratorClusters:theNew請務必參閱正文后面的信息披露和法律聲明43/56Labs的技術，為未來的NVIDIA產品開發(fā)由高帶寬、低延遲和超低功耗基于光學的互連實現(xiàn)的橫向擴展架構。兩家公司計劃共同加速光學I/O技術的開發(fā)和采用，以支持AI和機器學習（ML）應用程序和數(shù)據量的快速增長。調制器，利用多個波長攜帶信號來提高帶寬密 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明44/56景下，交換機作為光通信網絡系統(tǒng)中核心網絡設備，隨著全球AI的高速發(fā)展，AI集群規(guī)模持續(xù)增長，AI集群網絡對組網架構、網絡帶寬資料來源：MartinVallo《Co-packag產業(yè)開始步入算力中心階段，根據Cisco數(shù)據，2010-2022年全間內將互聯(lián)速度提升一倍，數(shù)據中心交換芯片的演化角度來看，目前進入每兩年翻 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明45/56在數(shù)據中心里，包括前端網絡和后端網絡，以及內部計算網絡。計算網絡：在或NVSwtich芯片實現(xiàn)內部互聯(lián)，GPU模組通過聯(lián)，實現(xiàn)各節(jié)點之間的通信。因此相比傳統(tǒng)網絡架構，AI服務器組網增加后端網絡組網（BackEnd增加了每臺服務器的網絡端口數(shù)量，拉動對高速交換機、網卡、光模塊、光纖光纜等組件的需求。 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明46/56數(shù)持續(xù)增長，帶動集群規(guī)模從百卡、千卡拓展至萬卡、十萬卡，對于超節(jié)點及超大卡間互聯(lián)帶寬，通過高速互聯(lián)總線將更多算力芯片互聯(lián)，提升單服務器算力性能；通過引入更多服務器再搭配高速交換機實現(xiàn)互聯(lián)，提升單機柜算力性能，再通過機間互聯(lián)擴展至NVL576，提升單個節(jié)點的算力性能。高互聯(lián)帶寬，支持更多節(jié)點高速互聯(lián)；采用CPO(Co-PackagedOptics)/NPPackagedOptics)、多異構芯片C2資料來源：CharlieKawwas《ENA 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明47/56光電互連采用的板邊光模塊，走線較長，寄生效應明顯，存在信號完整性問題，且模塊的體積較大、互連密度低、多通道功耗較大。共封裝技術通過將光收發(fā)單元與相較于可插拔光模塊，帶寬密度提升一個數(shù)量進一步，隨著NVL576進一步向著萬卡集群組網，以30528GPU集群為例，根 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明48/56的挑戰(zhàn)外，更受集成光學器件的市場接受度、標準和制造能力的限制。作為光通信芯片堆疊等先進封裝中的關鍵技術，每種關鍵技術都有各自的優(yōu)缺點，比如：TGV的通孔加工、孔填充都有較高的工藝要求，此外還涉及到晶圓減薄，存在潛在的成品率和可靠性的問題；減少硅波導的損耗、如何實現(xiàn)波導與光纖的有效耦合、如何克服溫度對于功率和波等交叉學科的融合和多層級的跨越，對仿真提出了更高的要求。目前光子設計自動化（PDA）工具能夠提供精確的光子器件仿真，但仿真效率較低，不適合大規(guī)模系統(tǒng)級仿真，同時電子設計自動化（EDA）工具大多基于電路級或系統(tǒng)級仿真，因此是未來光電共封裝器件大規(guī)模商業(yè)化的重要條件，可以提高設計效率。光-電-熱-力多物理場的跨維度耦合仿真以及芯片-封裝-系統(tǒng)的跨尺寸聯(lián)合仿真將成為仿真領域起，這給良率和測試帶來了諸多挑戰(zhàn)，同時光器件和電器件建立在不同的制造工藝技術上，因此具有不同的測試要求。共封裝的光學器件具有較高的通道密度，同樣給測試帶來挑戰(zhàn)。 行業(yè)深度報告請務必參閱正文后面的信息披露和法律聲明49/56漸從學術研究成果轉變?yōu)槭袌鲂枨螽a品，但在當前可插拔光學器件行業(yè)邏輯下，要成為商業(yè)化主流方案，仍需交換芯片及設備廠商、各模塊廠商、各元器件廠商和運經非常成熟，具備成熟工業(yè)生態(tài)系統(tǒng)，它包括分立或集成元件供應商、生產發(fā)射器和接收器光學組件（TOSA和ROSA）的光學公司、多路復用器、數(shù)字信號處理