微機原理與接口技術（第3版）課件匯 陳逸菲 第1-7章 微型計算機基礎 - 可編程并行接口芯片8255A

微機原理與接口技術第1章微型計算機基礎目錄1.1微型計算機系統(tǒng)的組成1.2計算機中的常用數制1.3計算機中的數據表示方法1.4計算機中的常用編碼3運算器存儲器控制器輸入設備輸出設備馮·諾依曼結構1.1微型計算機系統(tǒng)的組成微型計算機的組成4輸入過程的動態(tài)演示運算器存儲器控制器輸入設備輸出設備1）程序送入輸入設備2）輸入設備向控制器請求3）控制器發(fā)出命令4）輸入設備送程序5）控制器向存儲器發(fā)出地址和命令1.1微型計算機系統(tǒng)的組成微型計算機的組成馮·諾依曼結構6）輸入的程序存入存儲器指定地址5取指執(zhí)行的動態(tài)演示運算器存儲器控制器輸入設備輸出設備1）程序啟動運行后計算機將自動連續(xù)執(zhí)行指令2）該指令送往控制器3）控制器分析指令即譯碼根據譯碼結果發(fā)出相應操作命令1.1微型計算機系統(tǒng)的組成微型計算機的組成馮·諾依曼結構6微型計算機的硬件組成與馮·諾依曼結構計算機不同，它包括：CPU、內存、I/O接口及系統(tǒng)總線四個部分。（p2）1.1微型計算機系統(tǒng)的組成微型計算機的組成馮·諾依曼結構7微型計算機的組成CPU存儲器存儲器I/O接口I/O設備地址總線(AB)數據總線(DB)控制總線(CB)1.1微型計算機系統(tǒng)的組成微型計算機的組成8CPU存儲器存儲器I/O接口I/O設備地址總線(AB)數據總線(DB)控制總線(CB)組成運算器(ALU):

算術邏輯運算控制器(CU):

指令譯碼,根據指令要求發(fā)出相應控制信息寄存器(Registers):

存放數據重要指標字長：計算機內部一次可以處理的二進制碼的位數1.1微型計算機系統(tǒng)的組成微型計算機的組成微型計算機的組成9CPU存儲器存儲器I/O接口I/O設備地址總線(AB)數據總線(DB)控制總線(CB)內存儲器存儲單元是存放信息(程序和數據)的最小單位，用地址標識存儲容量:位、字節(jié)、字等存儲規(guī)則:高字節(jié)存放在高地址、低字節(jié)存放在低地址(p3)小尾順序Intel處理器

1.1微型計算機系統(tǒng)的組成微型計算機的組成微型計算機的組成10小尾順序：高字節(jié)存放在高地址

低字節(jié)存放在低地址兩個數5678H和

1234H分別存儲在12000H

和22000H

開始的存儲單元中，試畫出圖表示存儲的情況。提示：高字節(jié)低字節(jié)1個存儲單元存放1個字節(jié)（8bit）數據78H56H34H12H練一練低地址高地址1.1微型計算機系統(tǒng)的組成微型計算機的組成11CPU存儲器存儲器I/O接口I/O設備地址總線(AB)數據總線(DB)控制總線(CB)傳送地址信息輸出將要訪問的內存單元或I/O端口的地址地址線的多少決定了系統(tǒng)直接尋址的范圍尋址范圍=2地址線根數

B(p3)1.1微型計算機系統(tǒng)的組成微型計算機的組成微型計算機的組成微型計算機的組成12CPU存儲器存儲器I/O接口I/O設備地址總線(AB)數據總線(DB)控制總線(CB)傳送數據信息CPU讀操作時，外部數據通過數據總線送往CPU

CPU寫操作時，CPU數據通過數據總線送往外部數據線的多少決定了一次能夠傳送數據的位數CPU讀CPU寫CPU讀操作時，外部數據通過數據總線送往CPUCPU寫操作時，CPU數據通過數據總線送往外部本課程學習過程中務必搞清楚CPU讀/寫的方向1.1微型計算機系統(tǒng)的組成微型計算機的組成13CPU存儲器存儲器I/O接口I/O設備地址總線(AB)數據總線(DB)控制總線(CB)傳送控制信息協(xié)調系統(tǒng)中各部件的操作，有輸出控制、輸入狀態(tài)等信號控制總線決定了系統(tǒng)總線的特點，例如功能、適應性等1.1微型計算機系統(tǒng)的組成微型計算機的組成微型計算機的組成讀寫操作14譯碼電路01H02H03H地址總線數據總線讀命令10000H10001H10002H1）CPU發(fā)地址信息10000H2）經地址總線送到譯碼電路譯碼，選中相應存儲單元3）CPU發(fā)讀控制命令4）相應存儲單元的數據通過數據總線被讀出01H讀操作(從10000H讀入一個字節(jié))控制命令1.1微型計算機系統(tǒng)的組成微型計算機的組成讀寫操作15譯碼電路02H01H03H地址總線數據總線寫命令10001H10000H10002H1）CPU發(fā)地址信息10001H2）經地址總線送到譯碼電路譯碼，選中相應存儲單元3）CPU發(fā)寫控制命令4）通過數據總線將數據寫入相應存儲單元08H控制命令寫操作(寫一個字節(jié)到10001H單元)1.1微型計算機系統(tǒng)的組成微型計算機的組成微型計算機的組成16CPU存儲器存儲器I/O接口I/O設備地址總線(AB)數據總線(DB)控制總線(CB)I/O設備的工作速度、信息格式、邏輯時序等于CPU不能直接兼容CPU與I/O設備之間的”橋梁”1.1微型計算機系統(tǒng)的組成微型計算機的組成17運算器控制器寄存器組

內存儲器總線輸入/輸出接口電路外部設備軟件微處理器CPU微型計算機微型計算機系統(tǒng)局部整體1.1微型計算機系統(tǒng)的組成微機系統(tǒng)的組成18微型計算機的性能指標CPU的時鐘頻率主頻內存容量存取周期字長微型計算機能直接處理的二進制數的位數存儲器能存儲信息的字節(jié)數主存儲器完成一次讀寫所需的時間運算速度內核數目高速緩存1.1微型計算機系統(tǒng)的組成19試說明“字節(jié)”和“字長”的區(qū)別。區(qū)別一：應用場合區(qū)別二：是否依賴于機器型號計算機內部一次可以處理的二進制數碼的位數。決定于通用寄存器、ALU的位數和數據總線的寬度。是衡量系統(tǒng)精度和速度的重要指標。字長微型計算機的性能指標1.1微型計算機系統(tǒng)的組成20區(qū)別一：應用場合區(qū)別二：是否依賴于機器型號內存容量是衡量計算機存儲二進制信息量大小的一個重要指標。通常以字節(jié)為單位表示存儲容量。微型計算機的性能指標1.1微型計算機系統(tǒng)的組成試說明“字節(jié)”和“字長”的區(qū)別。21微機系統(tǒng)的工作過程典型8位微處理器結構累加器A標志寄存器F地址緩沖器寄存器組多路轉換開關數據緩沖器定時與控制IDIR內部數據總線D7~D0雙向數據總線A15~A0地址總線控制信號外來控制信號1.1微型計算機系統(tǒng)的組成22微機系統(tǒng)的工作過程相關概念指令規(guī)定計算機執(zhí)行特定操作的命令指令系統(tǒng)計算機全部指令的集合，反映了計算機的處理能力。指令結構操作碼操作數指明操作的性質指明參加操作的數據存放的地址或操作數本身1.1微型計算機系統(tǒng)的組成23微機系統(tǒng)的工作過程工作過程舉例機器指令操作碼操作數指令碼匯編指令說明1011000000010010MOVA，12H將12H送到累加器中0000010000110100ADDA，34H計算12H+34H，結果送回累加器1.1微型計算機系統(tǒng)的組成24微機系統(tǒng)的工作過程累加器A標志寄存器F地址緩沖器寄存器組數據緩沖器PLAIDIR控制信號PC+1外部地址總線101100000001001000000100001101001000H1001H1002H1003H外部數據總線1.1微型計算機系統(tǒng)的組成251.2.2微機系統(tǒng)的工作過程累加器A標志寄存器F地址緩沖器寄存器組數據緩沖器PLAIDIR控制信號PC+1CPU外部地址總線101100000001001000000100001101001000H1001H1002H1003H外部數據總線1、PC的內容1000H送地址緩沖器1000H2、PC自動加1，變?yōu)?001H1001H3、把地址緩沖器中的1000H送到外部地址總線上至存儲器，經地址譯碼后，選中1000H單元。4、CPU發(fā)讀控制命令CPU讀控制命令5、存儲器把1000H單元中的內容送到數據總線上101100006、CPU從數據總線上取數據送到數據緩沖器7、因為取出的是操作碼，所以數據緩沖器的內容被送到IR中，經ID譯碼后發(fā)出相應命令。微機系統(tǒng)的工作過程1.1微型計算機系統(tǒng)的組成26微機系統(tǒng)的工作過程累加器A標志寄存器F地址緩沖器寄存器組數據緩沖器PLAIDIR控制信號PC+1CPU外部地址總線101100000001001000000100001101001000H1001H1002H1003H外部數據總線1001H操作碼10110000譯碼為”MOVA，n”，源操作數存放在內存緊跟操作碼的下一個存儲單元中。CPU即進行取數的過程。1.1微型計算機系統(tǒng)的組成27微機系統(tǒng)的工作過程累加器A標志寄存器F地址緩沖器寄存器組數據緩沖器PLAIDIR控制信號PC+1CPU外部地址總線101100000001001000000100001101001000H1001H1002H1003H外部數據總線1001H1、把PC的內容10001H送入到地址緩沖器2、PC的內容自動加11002H3、把地址緩沖器的內容送外部地址總線，經地址譯碼后選中10001H單元4、CPU發(fā)讀控制命令CPU讀控制命令5、在讀控制命令下，存儲器把10001H單元中的內容12H送到數據緩沖器12H6、取出的是操作數，按指令將其送到累加器1.1微型計算機系統(tǒng)的組成28微機系統(tǒng)的工作過程累加器A標志寄存器F地址緩沖器寄存器組數據緩沖器PLAIDIR控制信號PC+1CPU外部地址總線101100000001001000000100001101001000H1001H1002H1003H外部數據總線1002H執(zhí)行第2條指令的過程與第1條指令類似，先取指令碼12H1003HCPU讀控制命令000001001.1微型計算機系統(tǒng)的組成29微機系統(tǒng)的工作過程累加器A標志寄存器F地址緩沖器寄存器組數據緩沖器PLAIDIR控制信號PC+1CPU外部地址總線101100000001001000000100001101001000H1001H1002H1003H外部數據總線1003H12H1004H34H46HCPU讀控制命令1.1微型計算機系統(tǒng)的組成目錄1.1微型計算機系統(tǒng)的組成1.2計算機中的常用數制1.3計算機中的數據表示方法1.4計算機中的常用編碼31常用數制1.2計算機中的常用數制匯編語言中，十六進制數如果是非數字開頭，前面要加0如0FFH,0A2H數制基數數碼運算規(guī)則書寫后綴二進制20,1逢二進一，借一當二B八進制80,1,2,3,4,5,6,7逢八進一，借一當八O或Q十進制100,1,2,3,4,5,6,7,8,9逢十進一，借一當十D十六進制160,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F逢十六進一，借一當十六H32任意r進制數N可表示為N=an

1·rn

1+an2·rn1+···+a2·r2+a1·r1+a0·r0+···

+a

1·r

1+a

m·r

m基數數碼權例如：123=1·102+2·101+3·100常用數制1.2計算機中的常用數制33數制轉換1.2計算機中的常用數制數碼乘上對應的權求和r進制數例1.2-1將二進制數1011.001B轉換為十進制數。

1011.001B=1×23+0×22+1×21+1×20+0×2

1+0×2

2+1×2

3=11.125D【解答】十進制數十六進制(1A4.25)H

轉換為十進制34數制轉換1.2計算機中的常用數制整數部分除以r取余，直到商為0，余數從逆序排列21102252221余數1010201r進制數十進制數例1.2-2將十進制數21.643D轉換為二進制數。1010135數制轉換1.2計算機中的常用數制r進制數十進制數小數部分乘r取整數部分，留小數部分繼續(xù)乘，直到小數部分為0或達到要求的精度為止。0.643

21.286取整數部分1

20.5720

21.1441

20.2880

2021.643D≈10101.10100B1010036數制轉換1.2計算機中的常用數制r進制數十進制數

任意進位制數→十進制數：按位權展開十進制數→任意進位制數：輾轉相除37數制轉換1.2計算機中的常用數制二進制數分成整數部分和小數部分，每3/4位為一組對應一個八/十六進制數，不滿3/4位的補010100.10100B010100.101000B=24.50O2450八/十六

進制數二進制數例1.2-3將10100.10100B轉換為八進制數。38數制轉換1.2計算機中的常用數制將1位八/十六進制數對應成3位/4位二進制數0110110000101010.00010101H6C2A.15H=C6A251八/十六

進制數二進制數例1.2-4將6C2A.15H轉換成二進制數目錄1.1微型計算機系統(tǒng)的組成1.2計算機中的常用數制1.3計算機中的數據表示方法1.4計算機中的常用編碼40有符號數與無符號數1.3計算機中的數據表示方法40無符號數有符號數

不論正負

最高位是符號位

1–負；0–正

所有數位都是數值位

表示范圍受字長和數

據類型的限制

10000001B

10000001B=27+20=129數值位符號位數值位=

？41有符號數與無符號數1.3計算機中的數據表示方法41

有符號數的表示方法原碼反碼補碼除去最高位符號位外，其余數值部分就是其絕對值的二進制數[+1]原=00000001 [

1]原=10000001

[+0]原=00000000 [

0]原=10000000[+127]原=01111111 [

127]原=11111111原碼10000001B對應的值是多少？

42有符號數與無符號數1.3計算機中的數據表示方法42

有符號數的表示方法原碼反碼補碼正數的反碼同原碼；

負數的符號位為1，其余數值位取反[+1]反=00000001 [

1]反=11111110

[+0]反=00000000 [

0]反=11111111[+127]反=01111111 [

127]反=10000000反碼10000001B對應的值是多少？

43有符號數與無符號數1.3計算機中的數據表示方法43

有符號數的表示方法原碼反碼補碼正數的補碼同原碼；負數的符號位為1，其余數值位取反加1[+1]補=00000001 [

1]補=11111111

[+0]補=[

0]補=

00000000[+127]補=01111111 [

127]補=10000001[

128]補=

10000000最常用！補碼10000001B對

應的值是多少？

44無符號二進制數的運算1.3計算機中的數據表示方法

算術運算規(guī)則運算運算符運算規(guī)則說明加+0+0=00+1=11+0=01+1=10逢二進一減?0?0=00?1=11?0=11?1=0借一當二乘

0

0=00

1=01

0=01

1=1

除

0

1=01

1=1除數不能為0例1.3-1無符號二進制數的算術運算舉例。01111111B+00000001B=10000000B45無符號二進制數的運算1.3計算機中的數據表示方法

邏輯運算規(guī)則運算運算符運算規(guī)則與(AND)

0

0=00

1=01

0=01

1=1或(OR)

0

0=00

1=11

0=11

1=1非(NOT)―0=11=0異或(XOR)

0

0=00

1=11

0=11

1=046無符號二進制數的運算1.3計算機中的數據表示方法例1.3-2無符號二進制數的邏輯運算舉例。01100011B

00110011B

邏輯運算規(guī)則00100011B01100011B

00110011B01110011B01100011B

00110011B01010000B01100011B10011100B47補碼加減法運算規(guī)則[x+y]補=[x]補+[y]補[x?y]補=[x]補+[?y]補例1.3-3按補碼運算規(guī)則計算“?6+4”和“?10?5”。分析

先求出

6，4,10,5的補碼再按運算規(guī)則計算有符號二進制數的運算1.3計算機中的數據表示方法48補碼加減法運算規(guī)則[x+y]補=[x]補+[y]補[x?y]補=[x]補+[?y]補例1.3-3按補碼運算規(guī)則計算“?6+4”和“?10?5”。[6]補

=00000110B[?6]補

=11111010B[?6+4]補

=[?2]補=11111110B[?6]補+[4]補

=11111010B+00000100B=11111110B

有符號二進制數的運算1.3計算機中的數據表示方法49補碼加減法運算規(guī)則[x+y]補=[x]補+[y]補[x?y]補=[x]補+[?y]補例1.3-3按補碼運算規(guī)則計算“?6+4”和“?10?5”。[5]補 =00000101B [10]補

=00001010B[?5]補

=11111011B [?10]補

=11110110B[?10?5]補

=[?15]補

=11110001B[?10]補

+[?5]補

=11110110B+11111011B=11110001B

為什么計算機中普遍常使用補碼表示有符號數？有符號二進制數的運算1.3計算機中的數據表示方法50補碼加減法運算的溢出判斷運算結果超過操作數所能表示的范圍什么是溢出數值的有效位占據了符號位。產生的原因判斷的方法符號位判別法雙高位判別法有符號二進制數的運算1.3計算機中的數據表示方法有符號數51補碼加減法運算的溢出判斷有符號二進制數的運算1.3計算機中的數據表示方法若兩個同號數相加，結果的符號位與之相反，則溢出。若兩個異號數相減，結果的符號位與減數相同，則溢出。若兩個異號數相加或同號數相減，則不溢出。符號位判別法52補碼加減法運算的溢出判斷有符號二進制數的運算1.3計算機中的數據表示方法

01111111B+)00000001B10000000B溢出例1.3-4當字長為8時，計算127+1。用符號位判別法判斷結果是否溢出。若兩個同號數相加，結果的符號位與之相反，則溢出。53補碼加減法運算的溢出判斷雙高位判定法D7D6D5D4D3D2D1D010101111（字長8位）最高數值位符號位Cp:最高數位向符號位的進位/借位Cs:符號位向前產生的進位/借位CpCsCp

Cs=1溢出0不溢出有符號二進制數的運算1.3計算機中的數據表示方法5401111111B+)00000001B10000000B溢出Cs

Cp=0

1=1例1.3-4當字長為8時，計算127+1。用雙高位判別法判斷結果是否溢出。Cp=1Cs=0

01111111B+)00000001B10000000B溢出若兩個同號數相加，結果的符號位與之相反，則溢出。（雙高位判別法）（符號位判別法）有符號二進制數的運算1.3計算機中的數據表示方法目錄1.1微型計算機系統(tǒng)的組成1.2計算機中的常用數制1.3計算機中的數據表示方法1.4計算機中的常用編碼56BCD碼1.4計算機中的常用編碼十進制壓縮BCD碼非壓縮BCD碼二進制120001001000000001000000101100用4位二進制數表示一個十進制數的編碼使二進制和十進制之間的轉換得以快捷的進行十進制BCD碼十進制BCD碼0000050101100016011020010701113001181000401009100157BCD碼1.4計算機中的常用編碼

8810001000B+)590101100188+59=147不是147的BCD碼形式，為什么？例1.4-1求BCD數88與59的和。58BCD碼1.4計算機中的常用編碼BCD碼數運算出現(xiàn)的問題：

8810001000B+)590101100188+59=147

低4位有進位，但是達到16后才進位

高4位結果超過10，但沒有進位，不是BCD碼59解決的辦法：結果中個位(D3向D4)有進位或借位，則加/減6.結果中十位(D7向前)有進位或借位，則加/減60H.結果中個位超過計數符號9(1001)，則加/減6.結果中十位超過計數符號9(1001)，則加/減60H.

8810001000B+)5901011001011011100111B011001000111B1741BCD碼1.4計算機中的常用編碼60這里僅介紹原理。程序設計時，BCD運算僅需使用調整指令，讓計算機自動調整，不需要手工調整(見第3章)。練習：用BCD碼求88+15，要求結果為BCD碼BCD碼1.4計算機中的常用編碼61ASCII碼1.4計算機中的常用編碼美國信息交換標準代碼用二進制編碼來表示文字和符號（見附錄B）數字‘0’——30H‘1’——31H

‘9’——39H大寫字母‘A’——41H‘B’——42H

‘Z’——5AH小寫字母‘a’——61H‘b’——62H

‘z’——6AH微機原理與接口技術第2章8086/8088微機系統(tǒng)目錄2.18086微處理器結構2.28086的引腳和工作模式2.38086微處理器總線時序2.48086的存儲器和I/O組織2.58086和8088的主要區(qū)別2.68086最小系統(tǒng)搭建642.18086微處理器結構8086的功能結構AHALBHBLCHCLDHDLAXBXCXDX通用寄存器SPBPDISI指針寄存器CSDSSSESIP內部寄存器暫存寄存器EU控制器FR輸入輸出控制電路ALU∑123456指令隊列緩沖器執(zhí)行部件(EU)總線接口部件(BIU)ALU數據總線16位8位數據總線16位20位地址總線外部總線(16位數據總線)變址寄存器652.18086微處理器結構8086的功能結構總線接口部件BIUCSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路功能與內存或I/O端口傳送指令或數據產生20位的物理地址組成4個16位的段寄存器(CS,DS,ES,SS)1個16位的指令指針寄存器IP1個地址加法器：用于產生20位物理地址寄存器都是16位的，如何

得到20位物理地址？662.18086微處理器結構8086的功能結構CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路組成6個字節(jié)的指令隊列：FIFO輸入/輸出控制電路（總線控制邏輯）內部寄存器總線接口部件BIU672.18086微處理器結構8086的功能結構指令執(zhí)行部件EU功能執(zhí)行部件負責執(zhí)行指令組成ALU（算術邏輯單元）通用寄存器(16位/8位):AX,BX,CX,DX堆棧指針寄存器SP(16位)基址指針寄存器BP(16位)目的變址寄存器DI(16位)源變址寄存器SI(16位)AHALBHBLCHCLDHDLAXBXCXDX通用寄存器SPBPDISI暫存寄存器EU控制器FRALU執(zhí)行部件(EU)16位指針寄存器變址寄存器682.18086微處理器結構8086的功能結構組成標志寄存器FR執(zhí)行部件的控制電路(完成指令譯碼等)AHALBHBLCHCLDHDLAXBXCXDX通用寄存器SPBPDISI暫存寄存器EU控制器FRALU執(zhí)行部件(EU)16位功能執(zhí)行部件負責執(zhí)行指令指針寄存器變址寄存器指令執(zhí)行部件EU692.18086微處理器結構8086的功能結構取指令和執(zhí)行指令重疊進行一般8位CPU(8080)μP總線BUS取指1忙執(zhí)行1取指2忙執(zhí)行2取指3忙執(zhí)行3取指4忙執(zhí)行48086CPUEUBIUBUSttt……tt取指1忙執(zhí)行1取指2忙執(zhí)行2取指3忙執(zhí)行3取指4忙執(zhí)行4取指5忙執(zhí)行5取指6忙執(zhí)行6………8086CPU為什么分成EU和BIU兩個部分？順序執(zhí)行：取指和執(zhí)行交替進行重疊執(zhí)行：取指和執(zhí)行重疊進行大大減少了等待指令所需的時間，提高了CPU的利用率和整個系統(tǒng)的執(zhí)行速度702.18086微處理器結構8086的功能結構70外部總線(16位數據總線)8086與8088的區(qū)別(1)8088的EU與8086一樣，而BIU略有區(qū)別CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)80868位16位20位地址總線輸入輸出控制電路808812348088的外部數據總線為8位。8088的為8位。712.18086微處理器結構8086的寄存器結構71AHALBHBLCHCLDHDL15870AX累加器BX基址寄存器CX計數寄存器DX數據寄存器通用寄存器DISIBPSP目的變址寄存器源變址寄存器基址指針寄存器堆棧指針寄存器指針寄存器變址寄存器FRIP標志寄存器指令指針寄存器CSDSSSES代碼段寄存器數據段寄存器堆棧段寄存器附加段寄存器段寄存器722.18086微處理器結構8086的寄存器結構72在Debug環(huán)境下，用r命令可以觀察所有的寄存器標志寄存器FR732.18086微處理器結構8086的寄存器結構73指令指針寄存器IP(InstructionPointer)16位專用寄存器，存放將要執(zhí)行的下一條指令在現(xiàn)行代碼段中的偏移地址。當BIU從內存中取出一個指令字節(jié)后，IP就自動加1，指向下一指令字節(jié)。IP指向的是指令地址的段內地址偏移量，又稱偏移地址(OffsetAddress)或有效地址(EffectiveAddress，EA)CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路742.18086微處理器結構8086的寄存器結構74標志寄存器FR1514131211109876543210狀態(tài)標志方向標志中斷允許標志陷阱標志(TrapFlag)控制標志進位標志奇偶標志輔助進位標志零標志符號標志溢出標志CFPFAFZFSFOFTFIFDF標志寄存器FR752.18086微處理器結構8086的寄存器結構750123456789101112131415CF進位標志CF(CarryFlag)：加法時，最高位(字節(jié)操作時的D7位，字操作時的D15位)是否有進位產生；減法時，最高位是否有借位產生。2345H+5219H0010001101000101+01010010000110010111010101011110CF=02345H?5219H0010001101000101?01010010000110011101000100101100CF=1標志寄存器FR762.18086微處理器結構8086的寄存器結構760123456789101112131415PF奇偶標志PF(ParityFlag)：若運算結果低8位中“1”的個數為偶數，則PF＝1；否則PF＝0。2345H+5219H0010001101000101+01010010000110010111010101011110PF=02345H+5217H0010001101000101+01010010000101110111010101011100PF=1標志寄存器FR772.18086微處理器結構8086的寄存器結構770123456789101112131415AF輔助進位標志AF(AuxiliarycarrryFlag)：也稱“半進位標志”。加法時，D3位向D4位有進位，則AF＝1，否則為0；減法時，D3位向D4位有借位，則AF＝1，否則為0。2345H+5219H0010001101000101+01010010000110010111010101011110AF=02349H+5219H0010001101001001+01010010000110010111010101100110AF=1

回憶一下哪種編碼計算與AF標志位相關？標志寄存器FR782.18086微處理器結構8086的寄存器結構78標志寄存器FR0123456789101112131415ZF零標志ZF(ZeroFlag)：若運算結果為0，則ZF＝1；否則ZF＝02345H+5219H0010001101000101+01010010000110010111010101011110ZF=02349H?2349H0010001101001001?00100011010010010000000000000000ZF=1792.18086微處理器結構8086的寄存器結構790123456789101112131415SF2345H+5219H0010001101000101+01010010000110010111010101011110SF=02345H?5219H0010001101000101?01010010000110011101000100101100SF=1符號標志SF(SignFlag)：與運算結果的MSB(最高位)相同，標志結果的正負(對有符號數而言)。標志寄存器FR802.18086微處理器結構8086的寄存器結構800123456789101112131415OF溢出標志OF(OverflowFlag)：用于有符號數運算。若運算過程中發(fā)生了“溢出”，則OF＝1。2345H+5219H0010001101000101+01010010000110010111010101011110OF＝Cp

CsCp

最高數位向符號位的進位，Cs

符號位產生的進位OF＝Cp

Cs＝0

0＝02345H?5219H0010001101000101?01010010000110011101000100101100OF＝Cp

Cs＝1

1＝0雙高位判別法也可以用符號位判別法標志寄存器FR812.18086微處理器結構8086的寄存器結構81CF對無符號數運算有意義；OF對有符號數運算有意義；某二進制數用作為無符號數還是有符號數，取決于應用的需要。應按需要選擇對應的標志位。6465+無符號數129最高位沒有向前產生進位CF=06465+有符號數>127OF=11290100000001000001+10000001注：字長8位-127標志寄存器FR822.18086微處理器結構8086的寄存器結構82CF在無符號數算術運算的結果超出目的操作數范圍時置位；OF在有符號數算術運算的結果太大或太小，而目的操作數無法容納時置位(數值位侵占了符號位)。標志寄存器FR832.18086微處理器結構8086的寄存器結構830123456789101112131415IF中斷允許標志IF(InterruptEnableFlag)：如果IF置“1”，則CPU可以接受可屏蔽中斷請求；反之，則CPU不能接受可屏蔽中斷請求。(第8章)

相關指令：CLI/STI。TF陷阱標志TF(TrapFlag)：若TF＝1，則CPU按跟蹤方式(單步方式)執(zhí)行程序。DF方向標志DF(DirectionFlag)：用于串操作指令中的地址增量修改(DF＝0)還是減量修改(DF＝1)(第4章)相關指令：CLD/STD。

(第3章)標志寄存器FR842.18086微處理器結構8086的寄存器結構84段寄存器微型計算機系統(tǒng)的內存中通常存放著三類信息：指示微處理器執(zhí)行何種操作代碼(指令)程序處理的對象數據被保存的返回地址和中間結果棧信息1010000010011001MOVAL,99HB0H99H99B0H可能是：

運算的中間結果

返回地址同樣的若干字節(jié)二進制信息會有多種理解方式或含義，到底表示與它們位于內存的哪個段中有關。CSDS,ESSS852.18086微處理器結構8086的寄存器結構85段寄存器指示微處理器執(zhí)行何種操作代碼(指令)程序處理的對象數據被保存的返回地址和中間結果棧信息代碼段寄存器CS,指向當前的代碼段,指令由此段中取出。數據段寄存器DS,指向當前的數據段,通常用來存放程序變量(存儲器操作數)附加段寄存器ES，指向當前的附加段，通常也用來存放數據以及一些專用指令的操作數堆棧段寄存器SS,指向當前的堆棧段,堆棧操作的對象就是該段中存儲單元的內容。通過適當轉換，8086可以訪問4個存儲段微型計算機系統(tǒng)的內存中通常存放著三類信息：目錄2.18086微處理器結構2.28086的引腳和工作模式2.38086微處理器總線時序2.48086的存儲器和I/O組織2.58086和8088的主要區(qū)別2.68086最小系統(tǒng)搭建878086的工作模式2.28086的引腳和工作模式最小工作模式最大工作模式也稱“單處理器系統(tǒng)”，即在系統(tǒng)中只有1個8086處理器，全部的系統(tǒng)總線信號均由8086直接產生。總線控制邏輯減到最少，故稱最小工作模式。888086的工作模式2.28086的引腳和工作模式最小工作模式最大工作模式也稱“多處理器系統(tǒng)”，即系統(tǒng)中包含兩個或多個處理器，其中一個為主處理器(8086)，其他的處理器為“協(xié)處理器”

。最大工作模式下必須增加專用的總線控制芯片8288。當系統(tǒng)為具有兩個以上的主CPU的多處理器系統(tǒng)時，必須配上總線仲裁器8289。898086的工作模式2.28086的引腳和工作模式

特點

方式

MN/MX引腳

處理器個數

總線控制信號產生最小工作模式最大工作模式課程學習以最小工作模式為主高電平低電平一個多個總線控制器82888086CPU最小工作模式最大工作模式908086的引腳信號2.28086的引腳和工作模式共40條地址/數據：16條地址/狀態(tài)：4條控制：16條其他：Vcc，GND×2，CLK公共引腳，最小工作模式引腳(最大工作模式引腳)功能、信號流向、工作電平、驅動能力兩種模式下功能相同同一個引腳在兩種模式下功能不相同每個引腳注意這幾個方面輸入/輸出/雙向高電平/低電平918086的引腳信號2.28086的引腳和工作模式

T1T2T3TwT4TITIT1T2T3T4

總線周期空閑周期總線周期在8086中，一個基本的總線周期由4個時鐘周期組成。為了介紹引腳功能，提前簡單說明一下總線周期。一些分時復用的引腳在T1~T4期間內功能不同92最小模式下的引腳定義2.28086的引腳和工作模式AD15～AD0：地址/數據線,復用,雙向,三態(tài).在T1狀態(tài)(地址周期)AD15~AD0上為地址信號的低16位A15~A0;在T2~T4狀態(tài)(數據周期)AD15~AD0

上是數據信號D15~D0。HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)邏輯“1”,邏輯“0”，高阻態(tài)93最小模式下的引腳定義2.28086的引腳和工作模式A19/S6～A16/S3：地址/狀態(tài)線,復用，三態(tài)

T1，輸出地址高4位；T2～T4，輸出狀態(tài)S6：恒為低電平，指示8086當前使用總線S5：與中斷允許標志IF相同S4,S3：指示當前使用的段寄存器HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)S4S3當前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS94最小模式下的引腳定義2.28086的引腳和工作模式BHE/S7：高8位總線允許(BusHighEnable)T1:指示高8位數據總線上的數據是否有效(BHE,AD0)配合:00時讀寫字，01時讀寫奇地址字節(jié)10時讀寫偶地址字節(jié)其他T周期:輸出狀態(tài)信號S7(S7始終為邏輯1,未定義)DMA方式下，該引腳為高阻態(tài)。HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)詳見2.4節(jié)95最小模式下的引腳定義2.28086的引腳和工作模式MN/MX：最小/最大工作模式選擇信號,輸入。接Vcc，最小工作模式；

接GND,最大工作模式HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)96最小模式下的引腳定義2.28086的引腳和工作模式RD：

讀信號，三態(tài)輸出，低電平有效

表示當前CPU正在讀存儲器或I/O端口。WR：

寫信號，三態(tài)輸出，低電平有效

表示當前CPU正在寫存儲器或I/O端口。HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)97最小模式下的引腳定義2.28086的引腳和工作模式M/IO：三態(tài)輸出存儲器或I/O端口訪問信號。指示8086的訪問對象,發(fā)給MEM或I/O接口。

M/IO為高電平時，表示當前CPU正在訪問存儲器；

M/IO為低電平時，表示當前CPU正在訪問I/O端口存儲器寫011存儲器讀101I/O寫010I/O讀 100含義WRRDM/IOHOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)98CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)ALE：地址鎖存使能信號,輸出,高電平有效。用來作為地址鎖存器(如74LS373、8282)的鎖存控制信號。結合2.2.2最小工作模式和2.3.2最小模式時序學習

最小模式下的引腳定義2.28086的引腳和工作模式99CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)DEN：數據使能信號,輸出,三態(tài),低電平有效。用于數據總線驅動器(如74LS245、8286)的控制信號。表示8086準備發(fā)送或接收一個數據最小模式下的引腳定義2.28086的引腳和工作模式結合2.2.2最小工作模式和2.3.2最小模式時序學習

100CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)DT/R：數據發(fā)送/接收信號，輸出，三態(tài)在8086系統(tǒng)中，通常采用74LS245、8286或8287作為數據總線的驅動器，用DT/R信號來控制數據驅動器的數據傳送方向。當DT/R＝1時，進行數據發(fā)送；當DT/R＝0時，進行數據接收。CPU寫CPU讀最小模式下的引腳定義2.28086的引腳和工作模式結合2.2.2最小工作模式和2.3.2最小模式時序學習

READY：準備就緒信號由外部輸入,高電平有效,表示CPU訪問的存儲器或I／O端口己準備好傳送數據。當READY無效時,要求CPU插入一個或多個等待周期Tw,直到READY信號有效為止。101CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)最小模式下的引腳定義2.28086的引腳和工作模式結合2.2.2最小工作模式和2.3.2最小模式時序學習

102CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)RESET:復位信號,由外部輸入,高電平有效。RESET信號至少要保持4個時鐘周期，CPU接收到該信號后，停止進行操作，并對標志寄存器(FR)、IP、DS、SS、ES及指令隊列清零，而將CS設置為FFFFH。當復位信號變?yōu)榈碗娖綍r，CPU從FFFF0H開始執(zhí)行程序。由此可見，采用8086CPU的計算機系統(tǒng)的啟動程序就保持在存儲器的高端。見教材本章習題2-8p27表2.3-1最小模式下的引腳定義2.28086的引腳和工作模式103CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路INTR:可屏蔽中斷請求中斷請求信號,由外部輸入，電平觸發(fā)，高電平有效HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)第8章最小模式下的引腳定義2.28086的引腳和工作模式104CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU)8位16位20位地址總線外部總線輸入輸出控制電路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)INTA：中斷響應信號,輸出。低電平有效，表示CPU響應了外部發(fā)來的INTR信號。第8章最小模式下的引腳定義2.28086的引腳和工作模式105CSDSSSESIP內部寄存器∑123456指令隊列緩沖器總線接口部件(BIU