數(shù)字電子技術(shù)（山東聯(lián)盟-山東華宇工學(xué)院）知到智慧樹章節(jié)測試課后答案2024年秋山東華宇工學(xué)院

數(shù)字電子技術(shù)（山東聯(lián)盟-山東華宇工學(xué)院）知到智慧樹章節(jié)測試課后答案2024年秋山東華宇工學(xué)院第一章單元測試

以下表達式中符合邏輯運算法則的是（

）

A:1+1=10B:0<1C:A+1=1D:C·C=C2

答案:A+1=11+1=（

）

A:0B:1C:10D:01

答案:10下列幾種說法中與BCD碼的性質(zhì)不符的是（）

A:BCD碼是一組四位二進制數(shù)，能表示十六以內(nèi)的任何一個十進制數(shù)B:BCD碼有多種C:BCD碼是一種從0000~1111中人為選定十個的代碼

D:一組四位二進制數(shù)組成的碼只能表示一位十進制數(shù)

答案:BCD碼是一組四位二進制數(shù)，能表示十六以內(nèi)的任何一個十進制數(shù)反碼是（11011101），對應(yīng)的十進制數(shù)是（）

A:-93B:-34

C:-35D:-24

答案:-34

邏輯代數(shù)又稱為布爾代數(shù)。

A:錯B:對

答案:對最簡與或式的標(biāo)準(zhǔn)有兩個，即與項數(shù)最少、每個與項中變量數(shù)最少。（）

A:對B:錯

答案:對十進制數(shù)轉(zhuǎn)換到二進制數(shù)時小數(shù)部分采用的方法是（）

A:除2取余法2B:乘2取整法C:乘10取整法D:除10取余法

答案:乘2取整法下列邏輯函數(shù)屬于與非式的是（）

A:CB:AC:BD:D

答案:B以下代碼中為無權(quán)碼的為（）。

A:8421BCD碼B:格雷碼C:余三碼D:5421BCD碼

答案:格雷碼；余三碼下列四個數(shù)中，與十進制數(shù)（163）10不相等的是（）

A:（10100011）2

B:（000101100011）8421BCD

C:(A3)16D:（203）8

答案:（203）8函數(shù)F，用卡諾圖化簡，其卡諾圖如下是否正確（）

A:錯B:對

答案:對.函數(shù)F，化簡的最簡與-或表達式是否正確（）。

A:錯B:對

答案:對與非門是基本邏輯門電路。

A:對B:錯

答案:錯A+A=2A。

A:錯B:對

答案:錯已知某電路的真值表如下，該電路的邏輯表達式為(

)。

A:Y=C

B:Y=ABCC:Y=AB+C

答案:Y=AB+C

第二章單元測試

1.TTL集成門電路是有雙極型三極管組成的

A:錯B:對

答案:對2.TTL輸出級采用了什么結(jié)構(gòu)

A:達林頓結(jié)構(gòu)B:放大結(jié)構(gòu)C:三極管串聯(lián)結(jié)構(gòu)D:三極管串并聯(lián)結(jié)構(gòu)

答案:達林頓結(jié)構(gòu)3.TTL集成門電路輸入級實現(xiàn)與的邏輯功能

A:錯B:對

答案:對4.集成開路與非門電路也叫作OC門

A:對B:錯

答案:對5.CMOS集成電路中的場效應(yīng)管是什么類型的？

A:耗盡型B:一個增強型一個耗盡型C:增強型

答案:增強型6.CMOS門電路突出的優(yōu)點是功耗小，抗干擾能力強

A:錯B:對

答案:對7.CMOS集成門電路閑置輸入端應(yīng)與使用輸入端并聯(lián)

A:錯B:對

答案:錯8.在CMOS集成電路中為了保證管子的電流不超過允許值應(yīng)在輸出端與電容之間串接一個（）

A:電容B:電抗器C:電阻

答案:電阻9.二極管與門電路中輸入端均為高電平時輸出為（）

A:低電平B:0C:高電平

答案:高電平10.由于非門的輸出信號與輸入的反相，所以非門也稱為反相器

A:錯B:對

答案:對11.集成門電路中的開關(guān)元件主要有MOS管、二極管和三極管

A:錯B:對

答案:對12.CMOS管的噪聲容限比較低

A:錯B:對

答案:錯13.TTL集成電路在使用過程中對于閑置的輸入端一般不懸空，目的是為了減少干擾。

A:錯B:對

答案:對14.TTL電路驅(qū)動CMOS電路時主要考慮電流驅(qū)動是否匹配的問題。

A:錯B:對

答案:錯對于與門和與非門，閑置輸入端應(yīng)接正電源或高電平

A:錯B:對

答案:對

第三章單元測試

以下錯誤的是（）

A:實現(xiàn)兩個一位二進制數(shù)和來自低位的進位相加的電路叫全加器B:編碼器可分為普通全加器和優(yōu)先編碼器C:實現(xiàn)兩個一位二進制數(shù)相加的電路叫全加器D:數(shù)字比較器可以比較數(shù)字大小

答案:實現(xiàn)兩個一位二進制數(shù)相加的電路叫全加器在下列邏輯電路中，不是組合邏輯電路的有（

）。

A:編碼器B:寄存器C:全加器D:譯碼器

答案:寄存器電路的輸出態(tài)不僅與當(dāng)前輸入信號有關(guān)，還與前一時刻的電路狀態(tài)有關(guān)，這種電路為（

）。

A:組合電路B:時序電路

答案:時序電路若在編碼器中有50個編碼對象，則輸出二進制代碼位數(shù)至少需要（

）位。

A:10B:50C:5D:6

答案:6一個譯碼器若有100個譯碼輸出端，則譯碼輸入端至少有（

）個。

A:5B:8C:7D:6

答案:7引起組合邏輯電路中競爭與冒險的原因是

A:電源不穩(wěn)定B:電路延時

C:邏輯關(guān)系錯D:干擾信號

答案:電路延時

能實現(xiàn)并-串轉(zhuǎn)換的是（

）。

A:數(shù)據(jù)選擇器B:數(shù)值比較器C:譯碼器D:數(shù)據(jù)分配器

答案:數(shù)據(jù)選擇器欲設(shè)計一個3位無符號數(shù)乘法器（即3×3），需要（

）位輸入及（

）位輸出信號。

A:3，3B:3，6C:6，6D:6，3

答案:6，6在二——十進制譯碼器中，未使用的輸入編碼應(yīng)做約束項處理。

A:錯B:對

答案:對編碼器在任何時刻只能對一個輸入信號進行編碼。

A:錯B:對

答案:對優(yōu)先編碼器的輸入信號是相互排斥的，不容許多個編碼信號同時有效。

A:錯B:對

答案:錯有競爭必然有冒險，有冒險也必然有競爭。

A:對B:錯

答案:錯共陰發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。

A:錯B:對

答案:對

3位二進制編碼器是3位輸入、8位輸出。

A:錯B:對

答案:錯串行進位加法器的優(yōu)點是電路簡單、連接方便，而且運算速度快。

A:錯B:對

答案:錯

第四章單元測試

各觸發(fā)器的信號來源不同的計數(shù)器稱為同步計數(shù)器。

A:錯B:對

答案:錯同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器也存在空翻。

A:錯B:對

答案:錯觸發(fā)器是由邏輯門電路組成，所以它的功能特點是（）

A:和邏輯門電路功能相同B:它有記憶功能C:全部是由門電路組成的D:沒有記憶功能

答案:它有記憶功能下列觸發(fā)器中，不能用于移位寄存器的是（）。

A:T觸發(fā)器B:基本RS觸發(fā)器C:JK觸發(fā)器D:D觸發(fā)器

答案:基本RS觸發(fā)器下列幾種觸發(fā)器中，哪種觸發(fā)器的邏輯功能最靈活（）

A:D

B:RSC:JKD:T

答案:JK要使JK觸發(fā)器的狀態(tài)和當(dāng)前狀態(tài)相反，所加激勵信號J和K應(yīng)該是（）

A:10B:00C:11D:01

答案:11對于同步觸發(fā)的D型觸發(fā)器，要使輸出為1，則輸入信號D滿足（）

A:D=0B:不確定C:D=0或D=1D:D=1

答案:D=1對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=（）

A:QB:不確定C:1D:0

答案:Q設(shè)計一個3進制計數(shù)器可用2個觸發(fā)器實現(xiàn)。

A:對B:錯

答案:對構(gòu)成一個5進制計數(shù)器需要5個觸發(fā)器

A:錯B:對

答案:錯.三態(tài)門輸出為高阻時，其輸出線上電壓為高電平

A:錯B:對

答案:錯

16個觸發(fā)器構(gòu)成計數(shù)器，該計數(shù)器可能的最大計數(shù)模值是32

A:錯B:對

答案:錯組合邏輯電路通常由觸發(fā)器組合而成。

A:對B:錯

答案:錯觸發(fā)器具有兩種狀態(tài)，當(dāng)Q=1時觸發(fā)器處于1態(tài)

A:對B:錯

答案:對要使JK觸發(fā)器的狀態(tài)由0轉(zhuǎn)為1，所加激勵信號JK應(yīng)為00

A:對B:錯

答案:錯

第五章單元測試

設(shè)計一個同步七進制加法計數(shù)器需要選擇（）個觸發(fā)器。

A:6B:7

C:2D:3

答案:3時序邏輯電路的分類原則是根據(jù)觸發(fā)器的種類來區(qū)分的。

A:錯B:對

答案:錯同步時序邏輯電路是由同一個脈沖觸發(fā)的。

A:對B:錯

答案:對同步時序邏輯電路進入無效狀態(tài)時，能夠自動返回有效狀態(tài)。

A:對B:錯

答案:錯在分析同步時序邏輯電路是如果沒有給出初始狀態(tài)時，可以人為假定一個狀態(tài)。

A:對B:錯

答案:對可以根據(jù)（）和輸出方程畫出邏輯圖。

A:驅(qū)動方程

B:時鐘方程C:特征方程

D:狀態(tài)方程

答案:驅(qū)動方程

設(shè)計一個同步五進制加法器，應(yīng)該有幾種不同的狀態(tài)？

A:6B:5C:3D:4

答案:5時序邏輯電路的輸出僅與輸入有關(guān)系。

A:錯B:對

答案:錯圖示電路的功能為（）。

A:序列信號發(fā)生器B:并行寄存器C:移位寄存器D:計數(shù)器

答案:移位寄存器由3級觸發(fā)器構(gòu)成的環(huán)形和扭環(huán)形計數(shù)器的計數(shù)模值依次為（）。

A:6和8

B:3和6C:6和3D:8和8

答案:3和6現(xiàn)欲將一個數(shù)據(jù)串延時4個CP的時間，則最簡單的辦法采用（）。

A:4位移位寄存器B:4位并行寄存器C:4進制計數(shù)器D:4位加法器

答案:4位移位寄存器把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。

A:錯B:對

答案:錯要產(chǎn)生10個順序脈沖，若用四位雙向移位寄存器CT74LS194（不帶反饋邏輯）來實現(xiàn)，需要（）片。

A:4B:10C:3D:5

答案:3十進制計數(shù)器最高位輸出的頻率是輸入CP脈沖頻率的（）。

A:1/8

B:1/5C:1/4D:1/10

答案:1/10

某電視機水平—垂直掃描發(fā)生器需要一個分頻器將31500Hz的脈沖轉(zhuǎn)換為60Hz的脈沖，欲構(gòu)成此分頻器至少需要（）個觸發(fā)器。

A:10B:31500C:60D:525

答案:10

第六章單元測試

TTL單定時器型號的最后幾位數(shù)字為（）

A:7556B:7555C:555D:556

答案:555多諧振蕩器可產(chǎn)生（

）。

A:鋸齒波B:正弦波C:矩形脈沖D:三角波

答案:矩形脈沖石英晶體多諧振蕩器的突出優(yōu)點是（）。

A:速度高B:電路簡單C:輸出波形邊沿陡峭

D:振蕩頻率穩(wěn)定

答案:振蕩頻率穩(wěn)定施密特觸發(fā)器可用于將三角波變換成正弦波。

A:錯B:對

答案:錯單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。

A:對B:錯

答案:錯為方便地構(gòu)成單穩(wěn)態(tài)觸發(fā)器，應(yīng)采用（）

A:ADCB:DACC:施密特觸發(fā)器D:JK觸發(fā)器

答案:施密特觸發(fā)器單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tw表示，與電路中RC成正比。

A:對B:錯

答案:錯多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（）

A:錯B:對

答案:對施密特觸發(fā)器具有回差現(xiàn)象，又稱電壓滯后特性。

A:錯B:對

答案:對某單穩(wěn)態(tài)觸發(fā)器在無外觸發(fā)信號時輸出為0態(tài)，在外加觸發(fā)信號時，輸出跳變?yōu)?態(tài)，因此，其穩(wěn)態(tài)為（）態(tài)，暫穩(wěn)態(tài)為（）態(tài)。

A:0，0B:1，1C:0，1D:1，0

答案:0，1以下不是常見的脈沖產(chǎn)生與整形電路的是（）

A:觸發(fā)器B:施密特觸發(fā)器

C:多諧振蕩器D:單穩(wěn)態(tài)觸發(fā)器

答案:觸發(fā)器為了實現(xiàn)高的頻率穩(wěn)定度，常采用（）

A:施密特觸發(fā)器B:單穩(wěn)態(tài)觸發(fā)器C:多諧振蕩器D:石英晶體振蕩器

答案:石英晶體振蕩器占空比q是指矩形波低電平持續(xù)時間與其周期之比。

A:對B:錯

答案:錯是由555定時器構(gòu)成的（），它可將緩慢變化的輸入信號變換為矩形。由于存在回差電壓，所以該電路的抗干擾能力提高了。

A:單穩(wěn)態(tài)觸發(fā)器B:多諧振蕩器

C:石英晶體振蕩器D:施密特觸發(fā)器

答案:施密特觸發(fā)器微分電路是一種能夠?qū)⑤斎氲木匦蚊}沖變換為正負(fù)尖脈沖的波形變換電路。

A:錯B:對

答案:對

第七章單元測試

最小輸出電壓和最大輸出電壓之比叫做分辨率，它取決于D/A轉(zhuǎn)換器的位數(shù)。

A:錯B:對

答案:對分辨率以二進制代碼表示，位數(shù)越多分辨率越低。

A:錯B:對

答案:錯D/A轉(zhuǎn)換器的種類很多，根據(jù)位權(quán)網(wǎng)絡(luò)的不同，可分為權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、T型和倒T型網(wǎng)絡(luò)D/A轉(zhuǎn)換器、權(quán)電流型D/A轉(zhuǎn)換器、權(quán)電容網(wǎng)絡(luò)D/A轉(zhuǎn)換器等。

A:對B:錯

答案:對D/A轉(zhuǎn)換器可以認(rèn)為是一種（）電路，它能將（）信號轉(zhuǎn)換為（）信號。

A:編碼數(shù)字模擬B:譯碼模擬數(shù)字C:譯碼數(shù)字模擬D:編碼模擬數(shù)字

答案:譯碼數(shù)字模擬8位倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，設(shè)UREF=-10V，RF=R，則最小輸出電壓為（）V。

A:10/64B:10/128C:10/256D:10/512

答案:10/256D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)中，非線性誤差是由運算放大器的零點漂移造成的。

A:對B:錯

答案:錯集成D/A轉(zhuǎn)換器DAC0832的分辨率為（）位。

A:16B:4C:8D:32

答案:8并聯(lián)比較型A/D轉(zhuǎn)換器不可缺少的組成部分是（）。

A:D/A轉(zhuǎn)換器B:編碼器C:計數(shù)器D:積分器

答案:編碼器雙積分型A/D轉(zhuǎn)換器輸出的數(shù)字量與輸入模擬量的關(guān)系為（）。

A:正比B:反比C:無關(guān)D:平方

答案:正比在A/D轉(zhuǎn)換器中，輸出數(shù)字量位數(shù)越多，量化誤差越小。

A:錯B:對

答案:對雙積分型ADC的缺點是（）。

A:轉(zhuǎn)換時間不固定B:轉(zhuǎn)換速度較慢C:對元件穩(wěn)定性要求較高D:電路較復(fù)雜

答案:轉(zhuǎn)換速度較慢電壓比較器相當(dāng)于1位A/D轉(zhuǎn)換器。

A:對B:錯

答案:對通常量化的方式有只舍不入和有舍有入兩種方式。

A:錯B:對

答案:對將取樣—保持輸出的階梯離散電平，都統(tǒng)一歸并到最鄰近的指定電平上的過程稱為（）。

A:編碼B:保持C:取樣D:量化

答案:量化ADC0809的分辨率為（

）位。

A:2B:6C:4D:8

答案:8

第八章單元測試

若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線加位線）共有（）條。

A:8B:16C:32D:4

答案:32欲將容量為256×1的RAM擴展為1024×8，則需要控制各片選端的輔助譯碼器的輸入端數(shù)為(

)

A:8B:2C:4D:3

答案:4只讀存儲器ROM的功能是____________。

A:可以隨機讀出或?qū)懭胄畔?；B:只能讀出存儲器的內(nèi)容且斷電后仍保持；C:只能讀出存儲器的內(nèi)容且斷電后信息全丟失D:只能將信息寫入存儲器；

答案:只能讀出存儲器的內(nèi)容且斷電后仍保持；用1K×1位的RAM擴展成4K×2位應(yīng)增加地址線()根

A:3B:1C:2D:4

答案:2存儲周期是指()。

A:存儲器的讀出時間B:存儲器進行連續(xù)寫操作所允許的最短時間間隔C:存儲器的寫入時間D:存儲器進行連續(xù)讀和寫操作所允許的最短時間間隔

答案:存儲器進行連續(xù)讀和寫操作所允許的最短時間間隔和外存儲器相比，內(nèi)存儲器的特點是()。

A:容量小，速度快，成本低B:容量大，速度快，成本低C:容量大，速度慢，成本高D:容量小，速度快，成本高

答案:容量小，速度快，成本高

某計算機字長16位，它的存儲容量64K，若按字編址，那么它的尋址范圍是()

A:0～64KBB:0～32KC:0～32KBD:0～64K

答案:0～32K采用虛擬存儲器的主要目的是()

A:擴大外存儲器的存儲空間B:提高存儲器的存取速度C:提高外存儲器的存取速度D:擴大主存儲器的存儲空間，并能進行自動管理和調(diào)度

答案:擴大主存儲器的存儲空間，并能進行自動管理和調(diào)度若SRAM芯片容量為2M*8bit，則該芯片引腳中地址線和數(shù)據(jù)線的數(shù)目之和是（）

A:21B:18C:不可估計

D:29

答案:29若RAM中每個單元為16位，則下面所述正確的是（）

A:地址線與16位有關(guān)B:地址線與16位無關(guān)C:地址線也是16位D:地址線不得少于16

答案:地址線與16位無關(guān)下面所敘述不正確的是（）

A:隨機存儲器和制度存儲器可以統(tǒng)一編址B:隨機存儲器可以隨時存取信息，掉電后信息丟失C:內(nèi)存中存儲的信息均是不可改變的D:訪問隨機存儲器時，訪問時間與單元的物理位置無關(guān)

答案:內(nèi)存中存儲的信息均是不可改變的RAM和ROM的主要區(qū)別是（）

A:RAM是外存，ROM是內(nèi)B:ROM是外存，RAM是內(nèi)C:斷電后，ROM內(nèi)保存的信息會丟失，RAM則可長期保存而不會丟失D:斷電后，RAM內(nèi)保存的信息會丟失，ROM則可長期保存而不會丟失

答案:斷電后，RAM內(nèi)保存的信息會丟失，ROM則可長期保存而不會丟失SRAM芯片，存儲容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為()

A:16

16B:64

16C:64

8

D:16

64

答案:16

16以下四種類型的半導(dǎo)體存儲器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是()

A:DRAMB:SRAMC:

EPROMD:FLASHROM

答案:FLASHROMEEPROM是指（）

A:閃速存儲器B:只讀存儲器C:電編程只讀存儲器D:讀寫存儲器

答案:電編程只讀存儲器

第九章單元測試

PAL是指（

）

A:可編程陣列邏輯B:只讀存儲器

C:可編程邏輯陣列D:通用陣列邏輯

答案:可編程陣列邏輯當(dāng)用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計邏輯電路時，