數(shù)字電子技術(shù)基礎(chǔ) 課件 第1-4章 信號(hào)與電子電路概述-邏輯代數(shù)與邏輯函數(shù)

數(shù)字電子技術(shù)基礎(chǔ)第1章信號(hào)與電子電路概述第2章數(shù)制和編碼第3章基本邏輯關(guān)系與邏輯門第4章邏輯代數(shù)與邏輯函數(shù)第5章Verilog硬件描述語言和Quartus軟件第6章組合邏輯電路第7章時(shí)序邏輯電路第8章模數(shù)和數(shù)模轉(zhuǎn)換第9章脈沖信號(hào)電路第10章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐第1章信號(hào)與電子電路概述1.1信號(hào)概述1.1.1模擬量和數(shù)字量1.1信號(hào)概述1.1.2非電信號(hào)和電信號(hào)1.1信號(hào)概述1.1.3模擬電信號(hào)和數(shù)字電信號(hào)1.1信號(hào)概述1.1.4數(shù)字電信號(hào)的主要參數(shù)1）幅值Um：波谷到波峰之間的電壓。2）上升時(shí)間tr：波形叢0.1Um上升到0.9Um所需的時(shí)間。3）下降時(shí)間tf：波形從0.9Um下降到0.1Um所需的時(shí)間。4）脈沖寬度tw：從波形上升沿的0.5Um到下降沿的0.5Um所需的時(shí)間。5）頻率：每秒重復(fù)出現(xiàn)脈沖波形的次數(shù)。6）周期：任意兩個(gè)相鄰脈沖的上升沿或下降沿之間的時(shí)間間隔。1.2電子電路概述1.2.1電子電路的分類（1）模擬電路分析處理的對(duì)象是模擬電信號(hào)，主要包括放大電路、運(yùn)算電路、波形發(fā)生電路、濾波電路、直流電源電路等。（2）數(shù)字電路分析處理的對(duì)象是數(shù)字信號(hào)，主要包括門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、可編程邏輯器件（ProgrammableLogicDevice,PLD）等，可實(shí)現(xiàn)信號(hào)的存儲(chǔ)、變換、運(yùn)算、測量和傳輸。（3）模數(shù)混合電路在一個(gè)電子電路系統(tǒng)中既含有數(shù)字元件，又含有模擬元件，如模數(shù)轉(zhuǎn)換電路、數(shù)模轉(zhuǎn)換電路等。1.2.2數(shù)字電路的特點(diǎn)1）穩(wěn)定性好，抗干擾能力強(qiáng)，電路中電壓小的波動(dòng)以及溫度和工藝偏差等對(duì)其工作性能的影響比較小。2）數(shù)字信號(hào)便于識(shí)別，通過增加二進(jìn)制位數(shù)很容易獲得較高的精度。1.2電子電路概述3）數(shù)字信號(hào)便于處理、存儲(chǔ)和運(yùn)算。4）數(shù)字電路便于集成，可大大降低成本、減小體積。5）便于利用硬件描述語言（HardwareDescriptionLanguage,HDL.）進(jìn)行電路的硬件設(shè)計(jì)和測試，從而極大地提高了設(shè)計(jì)效率。1.2.3數(shù)字電路的分類1）根據(jù)電路中是否含有集成器件，可分為分立元器件數(shù)字電路和集成數(shù)字電路。2）根據(jù)電路的集成度大小，可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路、超大規(guī)模集成電路、特大規(guī)模集成電路和巨大規(guī)模集成電路。3）從電路的應(yīng)用角度出發(fā)，可分為通用型集成電路和專用型集成電路。4）根據(jù)構(gòu)成電路的半導(dǎo)體器件類型，可分雙極型電路、單極型電路和雙極-單極混合型電路。5）根據(jù)電路是否含有記憶部件，可分為組合邏輯電路和時(shí)序邏輯電路。第2章數(shù)制和編碼2.1數(shù)制2.1.1數(shù)制的基本概念2.1數(shù)制2.1.2數(shù)制的構(gòu)成要素（1）數(shù)碼數(shù)碼是指構(gòu)成數(shù)制的元素，例如十進(jìn)制的數(shù)碼是0、1、2、3、4、5、6、7、8、9，二進(jìn)制的數(shù)碼是0、1。（2）基數(shù)基數(shù)是指數(shù)制所使用數(shù)碼的個(gè)數(shù)，例如十進(jìn)制的基數(shù)是10，八進(jìn)制的基數(shù)是8。（3）位權(quán)位權(quán)是指數(shù)制中某一位的權(quán)重，位權(quán)以基數(shù)為底。（4）進(jìn)位關(guān)系進(jìn)位關(guān)系是指數(shù)制的計(jì)數(shù)原則，例如十進(jìn)制的進(jìn)位關(guān)系是逢十進(jìn)一，十六進(jìn)制的進(jìn)位關(guān)系是逢十六進(jìn)一。2.1.3不同數(shù)制之間的相互轉(zhuǎn)換1.十進(jìn)制轉(zhuǎn)換為其他進(jìn)制（1）整數(shù)部分的轉(zhuǎn)換通常采用“除R取余法”，將十進(jìn)制整數(shù)除以R，得到一個(gè)余數(shù)，將商繼續(xù)除以R，又得到一個(gè)余數(shù)，直到商為0止，然后將余數(shù)按照從后到前的順序排列，即可得到以R進(jìn)制2.1數(shù)制表示的整數(shù)。2.1數(shù)制（2）小數(shù)部分的轉(zhuǎn)換通常采用“乘R取整法”，將十進(jìn)制小數(shù)乘以R，得到一個(gè)整數(shù)，將剩下的小數(shù)繼續(xù)乘以R，又得到一個(gè)整數(shù)，重復(fù)該過程，直到小數(shù)部分為零（如果遇到小數(shù)部分永遠(yuǎn)不為零的情況，可以根據(jù)要求達(dá)到轉(zhuǎn)換精度即可），最后將整數(shù)按照從前到后的順序排列，即得到以R進(jìn)制表示的小數(shù)。2.1數(shù)制2.1數(shù)制2.R進(jìn)制轉(zhuǎn)換為十進(jìn)制3.二進(jìn)制與八進(jìn)制、十六進(jìn)制的相互轉(zhuǎn)換（1）二進(jìn)制轉(zhuǎn)換八進(jìn)制將二進(jìn)制數(shù)以小數(shù)點(diǎn)界，對(duì)于整數(shù)部分，按照從低位到高位的順序，以3位二進(jìn)制數(shù)為一組進(jìn)行劃分，得到若干組，每一組轉(zhuǎn)換為1位等值的八進(jìn)制數(shù)，若出現(xiàn)不夠3位的情況，可通過在高位添加0的方式補(bǔ)足；對(duì)于小數(shù)部分，按照從高位到低位的順序，也以3位二進(jìn)制數(shù)一組2.1數(shù)制進(jìn)行劃分，得到若干組，每一組轉(zhuǎn)換1位等值的八進(jìn)制數(shù)，若出現(xiàn)不夠3位的情況，可通過在低位添加0的方式補(bǔ)足。（2）二進(jìn)制轉(zhuǎn)換十六進(jìn)制與二進(jìn)制轉(zhuǎn)換八進(jìn)制相似，對(duì)于整數(shù)部分，按照從低位到高位的順序，以4位二進(jìn)制數(shù)一組進(jìn)行劃分，得到若干組，每一組轉(zhuǎn)換1位等值的十六進(jìn)制數(shù)，若出現(xiàn)不夠4位的情況，可通過在高位添加0的方式補(bǔ)足；對(duì)于小數(shù)部分，按照從高位到低位的順序，也以4位二進(jìn)制數(shù)為一組進(jìn)行劃分，得到若干組，每一組轉(zhuǎn)換為1位等值的十六進(jìn)制數(shù)，若出現(xiàn)不夠4位的情況，可通過在低位添加0的方式補(bǔ)足。2.1數(shù)制（3）八進(jìn)制、十六進(jìn)制轉(zhuǎn)換二進(jìn)制按照1位八進(jìn)制數(shù)轉(zhuǎn)換3位二進(jìn)制數(shù)，1位十六進(jìn)制數(shù)轉(zhuǎn)換4位二進(jìn)制數(shù)的對(duì)應(yīng)關(guān)系，逐位進(jìn)行轉(zhuǎn)換即可得到相應(yīng)的二進(jìn)制數(shù)。2.1數(shù)制2.2編碼2.2.1編碼概述1）都是由若干種字母、數(shù)字、符號(hào)等單獨(dú)或組合成。2）都具有特定的規(guī)律。3）都具有特定的含義。1）構(gòu)成：由17位數(shù)字本體碼和1位校驗(yàn)碼組成。2）規(guī)律：從左至右依次6位數(shù)字地址碼、8位數(shù)字出生日期碼、3位數(shù)字順序碼（末位是奇數(shù)表示男性，是偶數(shù)表示女性）和1位校驗(yàn)碼（根據(jù)前面17位數(shù)字碼，按照ISO/IEC7064:2003.MOD11-2計(jì)算得到，取值范圍為0~10；遇到計(jì)算結(jié)果10時(shí)，身份證變成了19位，不符合國家標(biāo)準(zhǔn)規(guī)定，因此用X來代替）。2.2編碼3）含義：是具有中華人民共和國國籍的公民的唯一的、終身不變的身份代碼，包含辦證時(shí)所在的戶籍地、出生日期、性別等公民身份信息。2.2.2數(shù)字信號(hào)編碼2.2編碼2.2.3常用的數(shù)字信號(hào)編碼2.2編碼（1）8421BCD碼8421BCD碼是最基本和最常用的BCD碼，它和4位自然二進(jìn)制數(shù)相似，用0000~1001代表對(duì)應(yīng)的0~9，余下1010~11116組代碼不用。（2）5421BCD碼5421BCD碼從高位到低位的“權(quán)值”分別是5、4、2、1。對(duì)于這種有權(quán)碼，有的十進(jìn)制數(shù)存在兩種表示方法，例如5既可以用1000表示，也可以用0101表示，這說明5421BCD碼的編碼方案不是唯一的，表2-3只列出了其中一種編碼方案。（3）2421BCD碼2421BCD碼從高位到低位的“權(quán)值”分別2、4、2、1。（4）余3碼余3碼是一種無權(quán)碼，它是在8421BCD碼基礎(chǔ)上“加3”后得到的。（5）余3循環(huán)碼余3循環(huán)碼也是一種無權(quán)碼，主要特點(diǎn)是任何相鄰的兩個(gè)代碼之間僅有一位的狀態(tài)不同，例如0010和0110只是次高位不同，0110和0111只是量低位不同。2.2.4原碼、補(bǔ)碼和反碼（1）機(jī)器數(shù)和真值機(jī)器數(shù)是數(shù)字在計(jì)算機(jī)中的二進(jìn)制表示形式。（2）原碼原碼是符號(hào)位加上數(shù)值部分，例如+11的原碼是［00001011］原，-11的原碼是2.2編碼［10001011］原。（3）補(bǔ)碼正數(shù)的補(bǔ)碼和其原碼一致，也是符號(hào)位加上數(shù)值部分，例如+11的補(bǔ)碼是00001011。（4）反碼正數(shù)的反碼和其原碼一致；負(fù)數(shù)的反碼是在其原碼的基礎(chǔ)上，符號(hào)位不變，其余各位取反。2.2編碼2.2.5格雷碼2.2編碼2.2.6奇偶校驗(yàn)碼2.2編碼2.2.7ASCII碼和漢字編碼2.3編碼問題的0、1描述2.3編碼問題的0、1描述第3章基本邏輯關(guān)系與邏輯門3.1基本邏輯關(guān)系3.1.1二值邏輯3.1.2三種基本邏輯關(guān)系1.與邏輯3.1基本邏輯關(guān)系3.1基本邏輯關(guān)系2.或邏輯3.1基本邏輯關(guān)系3.1基本邏輯關(guān)系3.非邏輯3.1基本邏輯關(guān)系3.1.3基本邏輯關(guān)系的復(fù)合1.與非邏輯3.1基本邏輯關(guān)系2.或非邏輯3.1基本邏輯關(guān)系3.與或非邏輯3.1基本邏輯關(guān)系4.異或邏輯3.1基本邏輯關(guān)系5.同或邏輯3.1基本邏輯關(guān)系3.1.4基本邏輯關(guān)系的分立元件電路實(shí)現(xiàn)1.與邏輯電路的分立元件實(shí)現(xiàn)2.或邏輯電路的分立元件實(shí)現(xiàn)3.1基本邏輯關(guān)系3.非邏輯電路的分立元件實(shí)現(xiàn)3.2邏輯門概述3.2.1邏輯門的分類3.2.2邏輯門的工作電源及邏輯電平1.工作電源2．邏輯電平（1）最小輸入高電平（VIH（min））確保邏輯門的輸入為高電平時(shí)所允許的最小電平值。（2）最大輸入低電平（VIL（max））確保邏輯門的輸入為低電平時(shí)所允許的最大電平值。（3）最小輸出高電平（VOH（min））確保邏輯門的輸出為高電平時(shí)所允許的最小電平值。（4）最大輸出低電平（VOL（max））確保邏輯門的輸出為低電平時(shí)所允許的最大電平值。3.2邏輯門概述3.2邏輯門概述3.2.3邏輯門的噪聲容限3.3

TTL邏輯門3.3.1標(biāo)準(zhǔn)TTL邏輯門1.電路結(jié)構(gòu)分析（1）輸入級(jí)由雙發(fā)射極硅晶體管VT1、二極管VD1和VD2、基極電阻R1組成。（2）中間級(jí)中間級(jí)由VT2、R2和R3組成，從VT2的集電極C2和發(fā)射極E2上可以分別獲得兩個(gè)相位相反的電壓信號(hào)供輸出級(jí)使用。（3）輸出級(jí)輸出級(jí)由VD3、VT4、VT5和R4組成。3.3

TTL邏輯門2.工作原理分析（1）A和B都是高電平UCC=5V，如果VA=VB=5V，則VT1不導(dǎo)通，如果不考慮VT2和VT5的存在，基極電位VBI=5V。（2）輸入端至少有一個(gè)接低電平假設(shè)VA=OV，VB=5V，則VT1對(duì)應(yīng)A端的發(fā)射結(jié)導(dǎo)通，VB1=VA+UBEI=0V+0.7V=0.7V。3.開門電平UON和關(guān)門電平UOFF4.扇入系數(shù)和扇出系數(shù)（1）扇入系數(shù)指邏輯門允許的輸入端的數(shù)目，用NI來表示。（2）扇出系數(shù)指邏輯門可驅(qū)動(dòng)同類門的個(gè)數(shù)，用NO來表示，可以衡量邏輯門帶負(fù)載能力的大小。1）驅(qū)動(dòng)門輸出高電平。2）驅(qū)動(dòng)門輸出低電平。3.3

TTL邏輯門3.3

TTL邏輯門5.輸入負(fù)載特性3.3

TTL邏輯門3.3.2集電極開路邏輯門1.電路結(jié)構(gòu)2.工作原理分析3.3

TTL邏輯門3.OC門實(shí)現(xiàn)線與邏輯3.3

TTL邏輯門3.3.3三態(tài)輸出邏輯門1.三態(tài)門概述2.三態(tài)門的構(gòu)成及表示3.緩沖門3.3

TTL邏輯門3.3

TTL邏輯門4.三態(tài)緩沖門3.4

MOS管3.4.1增強(qiáng)型MOS管1.增強(qiáng)型MOS管的構(gòu)造3.4

MOS管3.4

MOS管2．增強(qiáng)型MOS管和晶體管的比較1）與晶體管符號(hào)進(jìn)行對(duì)比，MOS管的源極S、柵極G、漏極D分別對(duì)應(yīng)于晶體管的發(fā)射極E、基極B、集電極C，它們的作用相似。2）MOS管是電壓控制電流器件，由柵、源之間的電壓VGS控制漏極電流ID；而品體管是電流控制電流器件，即由基極電流IB控制集電極電流IC。3）MOS管的柵極和其他電極之間是絕緣的，不產(chǎn)生電流；品體管的基極與其他極之間不是絕緣的。4）MOS管只有多數(shù)載流子參與導(dǎo)電，具體而言，NMOS管參與導(dǎo)電的是電子，PMOS管參與導(dǎo)電的是空穴；在晶體管中，多數(shù)載流子和少數(shù)載流子都參與導(dǎo)電。5）MOS管和晶體管都可以構(gòu)成各種放大電路和開關(guān)電路，但是MOS管集成電路具有制造工藝簡單、成品率高、功耗低、集成度高、抗干擾能力強(qiáng)等特點(diǎn)，特別適合于大規(guī)模集成電路，因此得到越來越廣泛的應(yīng)用。3.4

MOS管3.4.2NMOS反相器1.電路構(gòu)成2.工作原理3.4

MOS管3.4.3NMOS門電路1.NMOS與非門2.NMOS或非門3.4

MOS管3.NMOS與或非門3.4.4PMOS門電路3.5

CMOS邏輯門3.5.1CMOS反相器（1）CMOS反相器的電路構(gòu)成CMOS反相器的電路構(gòu)成如圖3-44所示。（2）CMOS反相器的工作原理NMOS管的柵源開啟電壓UT1>0，PMOS管的柵源開啟電壓UT2<0。3.5.2CMOS與非門和或非門1.CMOS與非門2.CMOS或非門3.5

CMOS邏輯門3.5

CMOS邏輯門3.5.3CMOS邏輯門的特點(diǎn)（1）靜態(tài)功耗低CMOS門電路工作時(shí)，NMOS管和PMOS管總是一個(gè)導(dǎo)通、另一個(gè)截止，因此電源靜態(tài)電流非常小，電路靜態(tài)功耗極低。（2）電源利用率高CMOS門電路輸出高電平時(shí)，UOH

近似等于電源正電壓VDD；輸出低電平時(shí)，UOL近似等子電源負(fù)電壓USS其電源利用率在各類集成電路中是較高的。（3）集成度高、穩(wěn)定性好由于CMOS電路功耗低，內(nèi)部發(fā)熱量小，所以集成度可大大提高。（4）電源取值范圍寬CMOS電路電源在較大范圍變化時(shí)，電路仍能保持正確的邏輯關(guān)系，工作電源取值范圍可達(dá)3~18V。（5）易受靜態(tài)干擾CMOS電路容易受靜電感應(yīng)出現(xiàn)擊穿，因此其電路內(nèi)部應(yīng)設(shè)置保護(hù)電路，并在使用和存放時(shí)注意靜電屏蔽。3.5.4TTL邏輯門與CMOS邏輯門級(jí)聯(lián)的接口問題3.6數(shù)字集成器件基礎(chǔ)知識(shí)3.6.1數(shù)字集成器件的命名3.6.2數(shù)字集成器件的封裝1.概述2．常見封裝形式簡介（1）雙列直插式封裝（DualIn-linePackage，DIP）引腳從封裝兩側(cè)引出，封裝材料有塑料和陶瓷兩種。（2）小外形封裝（SmallOutlinePackage，SOP）引腳從封裝兩側(cè)呈L形引出，封裝材料有塑料和陶瓷兩種。（3）方形扁平封裝（QuadFlatPackage,QFP）引腳從4個(gè)側(cè)面呈L形引出，封裝材料有陶瓷、金屬和塑料3種。3.6數(shù)字集成器件基礎(chǔ)知識(shí)（4）方形J引腳扁平封裝（QuadFlatJ-leadedPackage,QFJ）引腳從封裝4個(gè)側(cè)面引出，向下呈J字形，封裝材料有塑料和陶瓷兩種，其中塑料材質(zhì)的又稱為帶引線的塑料芯片載體（PlasticLeadedChipCarrier,PLCC），是表面安裝型封裝之一。（5）插針網(wǎng)格陣列封裝（PinGridArrayPackage,PGA）芯片內(nèi)外有多個(gè)方陣形的插針，每個(gè)方陣形插針沿芯片的四周間隔一定距離排列，根據(jù)引腳數(shù)目的多少，可以圍成多圈。3.6數(shù)字集成器件基礎(chǔ)知識(shí)第4章邏輯代數(shù)與邏輯函數(shù)4.1邏輯代數(shù)4.1.1邏輯代數(shù)的基本公理4.1.2邏輯代數(shù)的基本定律4.1邏輯代數(shù)1.定律的真值表證明1）將定律中出現(xiàn)的所有變量羅列出來，寫出這些變量的所有狀態(tài)組合。2）將定律兩邊的邏輯運(yùn)算式分列出來，并填入每一種變量狀態(tài)下邏輯運(yùn)算式的值。3）對(duì)定律兩邊運(yùn)算式的值進(jìn)行對(duì)比，如果完全一致，得證。4.1邏輯代數(shù)4.1邏輯代數(shù)2.定律的公式證明4.1邏輯代數(shù)4.1.3邏輯代數(shù)的三個(gè)基本運(yùn)算規(guī)則1.代入規(guī)則4.1邏輯代數(shù)2.反演規(guī)則4.1邏輯代數(shù)1）必須保持原函數(shù)的運(yùn)算順序，必要時(shí)加入括號(hào)。2）公共非號(hào)不得改變。3.對(duì)偶規(guī)則4.2邏輯函數(shù)4.2.1邏輯函數(shù)的表示方法4.2邏輯函數(shù)1.真值表2.邏輯表達(dá)式3.最小項(xiàng)與最大項(xiàng)（1）最小項(xiàng)如果一個(gè)邏輯函數(shù)的某個(gè)與項(xiàng)包含了該函數(shù)的全部輸入變量，每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)與項(xiàng)稱為該邏輯函數(shù)的一個(gè)最小項(xiàng)。①對(duì)于任意一個(gè)最小項(xiàng)，輸入變量只有一組取值使得它的值為1。②同一邏輯函數(shù)的任意兩個(gè)不同的最小項(xiàng)的積（相與）0。③全體最小項(xiàng)之和（相或）為1。4.2邏輯函數(shù)（2）最大項(xiàng)如果一個(gè)邏輯函數(shù)的某個(gè)或項(xiàng)包含了該函數(shù)的全部輸入變量，每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)或項(xiàng)稱為該邏輯函數(shù)的一個(gè)最大項(xiàng)。①對(duì)于任意一個(gè)最大項(xiàng)，輸入變量只有一組取值使它0。②同一邏輯函數(shù)的任意兩個(gè)不同的最大項(xiàng)的和力1。③全部最大項(xiàng)之積0。4.2邏輯函數(shù)（3）最小項(xiàng)和最大項(xiàng)的關(guān)系顯然，相同編號(hào)的最小項(xiàng)和最大項(xiàng)互次相反，即4.邏輯表達(dá)式的常用形式（1）與或式由若干“與項(xiàng)”進(jìn)行“或”運(yùn)算構(gòu)成。4.2邏輯函數(shù)（2）或與式由若干“或項(xiàng)”進(jìn)行“與”運(yùn)算構(gòu)成，也稱次“和之積”式。（3）與非-與非式由若干“與非項(xiàng)”再進(jìn)行“與非”運(yùn)算構(gòu)成。（4）或非-或非式由若干“或非項(xiàng)”再進(jìn)行“或非”運(yùn)算構(gòu)成。（5）與或非式由若干“與項(xiàng)”先進(jìn)行“或”運(yùn)算再進(jìn)行“非”運(yùn)算構(gòu)成。4.2邏輯函數(shù)5.邏輯電路圖4.2邏輯函數(shù)4.2邏輯函數(shù)6.波形圖7.卡諾圖4.2邏輯函數(shù)4.2邏輯函數(shù)8.硬件描述語言4.2邏輯函數(shù)4.2.2邏輯函數(shù)的標(biāo)準(zhǔn)形式1.標(biāo)準(zhǔn)與或式1）首先將表達(dá)式變換成與或表達(dá)式。2）對(duì)于非最小項(xiàng)的與項(xiàng)，利用互補(bǔ)律A+A=1增加缺少的變量。3）合并重復(fù)項(xiàng)，得到標(biāo)準(zhǔn)與或式。4.2邏輯函數(shù)4.2邏輯函數(shù)2.標(biāo)準(zhǔn)或與式1）首先將表達(dá)式轉(zhuǎn)換成或與表達(dá)式。2）對(duì)非最大項(xiàng)的或項(xiàng)，利用互補(bǔ)律A?A=0增加缺少的變量。3）合并重復(fù)項(xiàng)，得到標(biāo)準(zhǔn)或與式。3.兩種標(biāo)準(zhǔn)表達(dá)式間的轉(zhuǎn)換4.2