數(shù)電第4版 課件 23觸發(fā)器

4.2.1主從D觸發(fā)器4.2.2維持阻塞D觸發(fā)器4.2觸發(fā)器4.2.3其它功能的觸發(fā)器1.鐘控鎖存器存在的空翻現(xiàn)象

在一個(gè)CP脈沖周期內(nèi)，鎖存器狀態(tài)變化多于一次的現(xiàn)象稱為空翻。

空翻帶來(lái)兩個(gè)問(wèn)題：一是鎖存器的抗干擾能力下降；二是限制了鎖存器的使用范圍。

4.2.1主從D觸發(fā)器2.為什么鐘控鎖存器會(huì)存在空翻現(xiàn)象？主要原因是鎖存器對(duì)輸入信號(hào)的敏感時(shí)間太長(zhǎng)。

觸發(fā)器采用了不同的電路結(jié)構(gòu)，只有在CP脈沖的上升沿或下降沿時(shí)刻接收輸入信號(hào)，一個(gè)周期內(nèi)最多翻轉(zhuǎn)一次，防止了空翻現(xiàn)象。4.2.1主從D觸發(fā)器3種不同結(jié)構(gòu)的觸發(fā)器維持阻塞觸發(fā)器主從觸發(fā)器利用傳輸延遲觸發(fā)器5種不同功能的觸發(fā)器D觸發(fā)器SR觸發(fā)器JK觸發(fā)器T觸發(fā)器T’觸發(fā)器3.觸發(fā)器的分類4.2.1主從D觸發(fā)器1.主從D觸發(fā)器電路結(jié)構(gòu)及邏輯符號(hào)當(dāng)CP=0時(shí)，QM跟隨D變化，從鎖存器保持不變主鎖存器從鎖存器當(dāng)CP=1時(shí)，主鎖存器保持不變，從鎖存器跟隨QM變化主從D觸發(fā)器的狀態(tài)只有在CP上升沿時(shí)刻才會(huì)改變2.工作原理4.2.1主從D觸發(fā)器例4.2-1主從D觸發(fā)器輸入CP和D的波形如圖所示，試畫出輸出波形。主從D觸發(fā)器的特性方程4.2.1主從D觸發(fā)器具有直接置0端和直接置1端的主從D觸發(fā)器直接置1端直接置0端

直接置1端和直接置0端不受CP脈沖控制，用于設(shè)置觸發(fā)器的初始狀態(tài)，正常工作時(shí)，應(yīng)置高電平。4.2.1主從D觸發(fā)器思考：為什么直接置1信號(hào)要同時(shí)加到G5和G1輸入端？4.2.1主從D觸發(fā)器思考：為什么直接置1信號(hào)要同時(shí)加到G5和G1輸入端？0110104.2.1主從D觸發(fā)器1.電路結(jié)構(gòu)和邏輯符號(hào)

G3、G4、G5、G6構(gòu)成了D信號(hào)的輸入通道?；維R鎖存器

G1、G2構(gòu)成了基本SR鎖存器。4.2.2維持阻塞D觸發(fā)器2.工作原理分析（1）觸發(fā)器維持原狀態(tài)不變；

011DD（2）輸入信號(hào)D

到達(dá)G4、G3的輸入端，等待送入。

當(dāng)CP=0時(shí)：輸出不變4.2.2維持阻塞D觸發(fā)器當(dāng)CP由0→1時(shí)，如果D=0，Qn+1=D=0，并立即封鎖輸入通路。01101封鎖輸入通路0111004.2.2維持阻塞D觸發(fā)器當(dāng)CP由0→1時(shí)，如果D=1，則Qn+1=D=1，并立即封鎖輸入通路。10011封鎖輸入通路001111結(jié)論：在CP上升沿接收輸入信號(hào)，Qn+1=D。4.2.2維持阻塞D觸發(fā)器3.具有異步置位、復(fù)位端的維持阻塞D觸發(fā)器不管CP=0還是1，觸發(fā)器置1態(tài)。不管CP=0還是1，觸發(fā)器置0態(tài)。4.2.2維持阻塞D觸發(fā)器

狀態(tài)圖

特性表DQnQn+1000010101111

特性方程D觸發(fā)器可以采用不同電路結(jié)構(gòu)，但功能符號(hào)是一樣的。

在分析和設(shè)計(jì)時(shí)序邏輯電路時(shí)，并不需要考慮觸發(fā)器的內(nèi)部電路結(jié)構(gòu)，而只需關(guān)心觸發(fā)器的邏輯功能和觸發(fā)方式。4.2.2維持阻塞D觸發(fā)器QQ

邊沿觸發(fā)器只有CP的上升沿或下降沿瞬間才能接受控制輸入信號(hào)，改變狀態(tài)，因此在一個(gè)時(shí)鐘脈沖下，觸發(fā)器最多只能翻轉(zhuǎn)一次，從根本上杜絕了空翻的現(xiàn)象。例：一上升沿觸發(fā)的D觸發(fā)器，設(shè)初態(tài)為1，試在給定CP、D下，畫出輸出波形。4.2.2維持阻塞D觸發(fā)器moduleDFFA(D,CLK,Q);inputD,CLK;outputregQ;always@(posedgeCLK)begin Q<=D;endendmodule（1）基本D觸發(fā)器4.D觸發(fā)器VerilogHDL代碼（2）具有同步清零的D觸發(fā)器moduleDFFB(D,CLK,RD,Q);inputD,CLK,RD;outputregQ;always@(posedgeCLK)beginif（!RD）Q<=1'd0;elseQ<=D;endendmodule4.2.2維持阻塞D觸發(fā)器moduleDFFC(D,CLK,RD,Q);inputD,CLK,RD;outputregQ;always@(posedgeCLK

ornegedgeRD)（3）具有異步清零的D觸發(fā)器beginif（!RD）Q<=1'd0;elseQ<=D; endendmodule4.2.2維持阻塞D觸發(fā)器

除了D觸發(fā)器之外，常見(jiàn)的還有SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、T’觸發(fā)器。

1.SR觸發(fā)器

S

R

Qn

Qn+1

000001010011100101110111010011××置0置1不正常態(tài)保持不變4.2.3其它功能的觸發(fā)器2.JK觸發(fā)器

J

K

Qn

Qn+1

00000101001110010111011101001110置0置1取反保持不變4.2.3其它功能的觸發(fā)器

狀態(tài)圖

特性表

J

K

Qn

Qn+1

00000101001110010111011101001110

特性方程014.2.3其它功能的觸發(fā)器思考題：在同步工作條件下，JK觸發(fā)器的現(xiàn)態(tài)Qn=0，要求Qn+1=0，則應(yīng)使

。（1）J=1,K=0（2）J=0，K=×（3）J=×，K=0

（4）J=K=1例4.2-2下降沿JK觸發(fā)器，給定CP、J、K的波形如下，試畫出相應(yīng)的輸出Q和Q波形。設(shè)初始狀態(tài)為0。QQ4.2.3其它功能的觸發(fā)器

JK觸發(fā)器可以由D觸發(fā)器轉(zhuǎn)化而來(lái)。4.2.3其它功能的觸發(fā)器3.T觸發(fā)器

如果將JK觸發(fā)器的J、K端連接在一起，并將輸入端命名為T，就得到T觸發(fā)器。4.2.3五種不同功能的觸發(fā)器

狀態(tài)圖

T觸發(fā)器特性表

T觸發(fā)器特性方程TQnQn+10000111011104.2.3其它功能的觸發(fā)器

當(dāng)T觸發(fā)器的輸入端固定地接高電平時(shí)，就得到T＇觸發(fā)器4.T＇觸發(fā)器D觸發(fā)器轉(zhuǎn)化為T＇觸發(fā)器4.2.3其它功能的觸發(fā)器

如果D觸發(fā)器的輸入信號(hào)剛好在CP脈沖的上升沿發(fā)生改變是否允許？如不允許，對(duì)輸入信號(hào)有什么要求？思考題QQ4.2.4觸發(fā)器的動(dòng)態(tài)特性建立時(shí)間（SetupTime）——tSU

數(shù)據(jù)信號(hào)D在時(shí)鐘信號(hào)CP上升沿到來(lái)之前應(yīng)穩(wěn)定的最小時(shí)間。保持時(shí)間（HoldTime）——tH數(shù)據(jù)信號(hào)D在時(shí)鐘信號(hào)CP上升沿過(guò)去以后應(yīng)穩(wěn)定的最小時(shí)間。時(shí)鐘信號(hào)和觸發(fā)器輸出之