數(shù)電第4版 課件 11CMOS漏極開路門_第1頁
數(shù)電第4版 課件 11CMOS漏極開路門_第2頁
數(shù)電第4版 課件 11CMOS漏極開路門_第3頁
數(shù)電第4版 課件 11CMOS漏極開路門_第4頁
數(shù)電第4版 課件 11CMOS漏極開路門_第5頁
已閱讀5頁，還剩5頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

2.4.5CMOS漏極開路門1．門電路的推拉式輸出結(jié)構(gòu)

什么是推拉式輸出？輸出級(jí)的兩只管子輪流導(dǎo)通。2．推拉式輸出門電路不能線與

什么是線與？將門電路的輸出端直接連接以實(shí)現(xiàn)與的邏輯功能，稱為線與。

當(dāng)L1輸出高電平，L2輸出低電平時(shí)，自VDD→G1的TP→G2的TN→地形成低阻通路。造成功耗過大，輸出電平錯(cuò)誤。2.4.5CMOS漏極開路門3．CMOS漏極開路門（Open-Drain，OD門）

VOH=VDD＇-iLR

2.4.5CMOS漏極開路門應(yīng)用一：OD門可以線與，簡化硬件電路。4．OD門的應(yīng)用2.4.5CMOS漏極開路門線與的實(shí)際應(yīng)用實(shí)例——光電報(bào)警系統(tǒng)思考：上拉電阻R的大小對(duì)電路的性能有何影響？2.4.5CMOS漏極開路門例2.4-8：OD與非門輸出高電平時(shí)，輸出端的漏電流IOZ=10μA，輸出低電平時(shí)，VOL≤0.4V（IOL=4mA）。負(fù)載門的IIL和IIH

均為1μA。如果要求X點(diǎn)高電平VX≥4V，低電平VX≤0.4V，請(qǐng)計(jì)算上拉電阻R的選擇范圍。2.4.5CMOS漏極開路門I=3×IOZ+6×IIH=3×0.01+6×0.001=0.036mAVX=5V－I×R=5V－0.036×RC≥4V當(dāng)X點(diǎn)為高電平時(shí)2.4.5CMOS漏極開路門1.15kΩ≤R≤27.8kΩ當(dāng)X點(diǎn)為低電平時(shí)2.1.6CMOS漏極開路門OD門的應(yīng)用之二：可實(shí)現(xiàn)電平轉(zhuǎn)換VOH＜3.3V，VIH（min）=70%VDD=3.5V，VOH(min)<VIH(min)，不能正常工作。2.4.5

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論