【MOOC】可編程ASIC設(shè)計(jì)-四川大學(xué) 中國(guó)大學(xué)慕課MOOC答案

【MOOC】可編程ASIC設(shè)計(jì)-四川大學(xué)中國(guó)大學(xué)慕課MOOC答案隨堂測(cè)試1：半導(dǎo)體材料的認(rèn)識(shí)1、【多選題】晶體管實(shí)現(xiàn)的材料有哪些？本題答案：【硅#鍺】隨堂測(cè)試2：集成度的概念1、【填空題】最初集成電路設(shè)計(jì)的目的在于在同一材料上實(shí)現(xiàn)_______、電阻和電容等器件。本題答案：【晶體管】隨堂測(cè)試：FPGA芯片認(rèn)識(shí)1、【填空題】FPGA的定義：____。本題答案：【FieldProgrammableGateArray】隨堂測(cè)驗(yàn)：可編程器件結(jié)構(gòu)1、【多選題】可編程器件的基本單元包括哪些？本題答案：【邏輯單元塊#輸入輸出單元#互連線】隨堂測(cè)試：FPGA芯片型號(hào)1、【填空題】DE2開發(fā)板上FPGA芯片型號(hào)：_________。本題答案：【EP2C35F672C6N】第一周作業(yè)集成電路芯片認(rèn)識(shí)1、【判斷題】FPGA內(nèi)可編程單元是由查找表和寄存器組成。本題答案：【正確】2、【判斷題】DE2開發(fā)板上FPGA屬于IntelMAX10系列器件。本題答案：【錯(cuò)誤】3、【判斷題】CMOS集成電路芯片制造的基底材料是硅。本題答案：【正確】DE2開發(fā)板的認(rèn)識(shí)1、【單選題】DE2采用了IntelCycloneII系列FPGA芯片EP2C35，該芯片可用邏輯單元數(shù)目是（）。本題答案：【35000個(gè)LE】2、【單選題】在搶答器的設(shè)計(jì)中，輸入信號(hào)采用（）硬件設(shè)計(jì)實(shí)現(xiàn)。本題答案：【按鍵】3、【多選題】FPGA硬件實(shí)現(xiàn)方式有兩種：（）。本題答案：【JTAG下載模式#AS下載模式】4、【填空題】按課程中定義，采用DE2板上七段數(shù)碼管HEX0顯示數(shù)字3，代碼描述：assignHEX0=______。本題答案：【7'b0110000##%_YZPRLFH_%##7'd48##%_YZPRLFH_%##7'h30】QuartusII軟件認(rèn)識(shí)1、【單選題】DE2開發(fā)軟件采用的是（）。本題答案：【QuartusII】2、【多選題】QuartusII軟件支持哪些設(shè)計(jì)輸入形式？本題答案：【硬件描述語(yǔ)言#電路圖】3、【多選題】選擇設(shè)計(jì)軟件版本時(shí)需要注意什么？本題答案：【所支持可編程器件#是否需要授權(quán)】學(xué)習(xí)使用QuartusII軟件1、【單選題】文件編譯過程中錯(cuò)誤信息顯示在哪個(gè)區(qū)域？本題答案：【消息顯示區(qū)】2、【單選題】IP工具的調(diào)用是在哪個(gè)菜單欄下選擇？本題答案：【tools】3、【多選題】一個(gè)FPGA項(xiàng)目建立主要要申明哪些參數(shù)？本題答案：【項(xiàng)目名稱#目標(biāo)器件#設(shè)計(jì)工具#已有設(shè)計(jì)文件】4、【多選題】門級(jí)仿真，既是后仿真的目的是什么？本題答案：【驗(yàn)證項(xiàng)目的邏輯功能#驗(yàn)證項(xiàng)目的時(shí)序約束】VGA程序的理解1、【填空題】完成課程中實(shí)驗(yàn)后，分析代碼說明該VGA的顯示模式是哪種？本題答案：【640480】第二周作業(yè)設(shè)計(jì)方法的學(xué)習(xí)1、【判斷題】DE2開發(fā)板上VGA接口部分的電路采用了數(shù)模轉(zhuǎn)換芯片。（請(qǐng)同學(xué)們注意參考手冊(cè)，認(rèn)識(shí)該芯片為后期實(shí)驗(yàn)準(zhǔn)備）本題答案：【正確】2、【判斷題】針對(duì)DE2開發(fā)板可以下載最新的IntelQuartusII軟件進(jìn)行項(xiàng)目開發(fā)。本題答案：【錯(cuò)誤】3、【判斷題】在QuartusII工具中完成設(shè)計(jì)文件后還需要設(shè)置約束，針對(duì)管腳定義的約束在菜單欄中選擇tools。本題答案：【錯(cuò)誤】認(rèn)識(shí)建模方法1、【單選題】VerilogHDL語(yǔ)言中基本單元是什么？本題答案：【main】2、【單選題】VerilogHDL語(yǔ)言中書寫完成一句功能描述后需要采用____結(jié)尾。本題答案：【分號(hào)】3、【填空題】HDL的英文全稱：____?本題答案：【HardwareDescriptionLanguage】4、【填空題】VerilogHDL語(yǔ)言如何描述8位位寬的十進(jìn)制數(shù)10？本題答案：【8'd10##%_YZPRLFH_%##8'b1010】基本語(yǔ)法復(fù)習(xí)1、【單選題】一個(gè)module電路建模中可以有多個(gè)always和assign描述，這些描述的執(zhí)行方式。本題答案：【并行執(zhí)行】2、【單選題】begin...end塊內(nèi)部語(yǔ)句執(zhí)行方式是怎樣的？本題答案：【順序執(zhí)行】3、【判斷題】端口和信號(hào)定義過程中沒有描述位寬信息，那么默認(rèn)為一位位寬。本題答案：【正確】4、【填空題】在assign語(yǔ)句中賦值語(yǔ)句是（）。本題答案：【連續(xù)賦值語(yǔ)句】5、【填空題】在always語(yǔ)句內(nèi)使用的賦值語(yǔ)句是（）。本題答案：【過程賦值語(yǔ)句】HDL建模方法1、【單選題】所設(shè)計(jì)模塊的端口有輸入端口和輸出端口，那么輸入端口的數(shù)據(jù)類型是什么本題答案：【wire】2、【單選題】所設(shè)計(jì)模塊的端口調(diào)用了一個(gè)模塊，被調(diào)用模塊有輸入端口和輸出端口，那么被調(diào)用模塊的輸出端口可以發(fā)送數(shù)據(jù)給哪類信號(hào)？本題答案：【wire】3、【多選題】所設(shè)計(jì)模塊的端口有輸入端口和輸出端口，那么輸出端口的數(shù)據(jù)類型可以是哪些定義？本題答案：【reg#wire】4、【多選題】所設(shè)計(jì)模塊的端口調(diào)用了一個(gè)模塊，被調(diào)用模塊有輸入端口和輸出端口，那么被調(diào)用模塊的輸入端口可以接收哪些數(shù)據(jù)類型信號(hào)？本題答案：【wire#reg】第三周作業(yè)學(xué)習(xí)HDL1、【判斷題】在always語(yǔ)句塊內(nèi)可采用連續(xù)賦值語(yǔ)句。本題答案：【錯(cuò)誤】2、【判斷題】在電路建模中，module的輸出信號(hào)僅能定義為reg數(shù)據(jù)類型。本題答案：【錯(cuò)誤】3、【判斷題】針對(duì)具有優(yōu)先級(jí)功能的描述可采用if語(yǔ)句。本題答案：【正確】仿真模式的認(rèn)識(shí)1、【多選題】QuartusII中自帶Simulator中仿真有兩種仿真模式是哪兩種？本題答案：【Functionalsimulation#Timingsimulation】下載文件選擇1、【單選題】采用JTAG方式下載FPGA所采用的位流文件后綴名是什么？本題答案：【s