數(shù)字電路與邏輯設(shè)計(jì)知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋中山大學(xué)

數(shù)字電路與邏輯設(shè)計(jì)知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋中山大學(xué)第一章單元測(cè)試

與模擬系統(tǒng)相比，數(shù)字系統(tǒng)（）。

A:可以表示無(wú)限量的值B:可以處理更高的功率C:不容易產(chǎn)生噪聲D:全部都對(duì)

答案:不容易產(chǎn)生噪聲

第二章單元測(cè)試

對(duì)于二進(jìn)制數(shù)1000，帶1的列的權(quán)重為（）。

A:6B:4C:10D:8

答案:8小數(shù)二進(jìn)制數(shù)0.11的十進(jìn)制值為（）。

A:0.11B:0.75C:0.25D:0.5

答案:0.75十六進(jìn)制數(shù)2C的十進(jìn)制等價(jià)值為（）。

A:44B:都不對(duì)C:64D:14

答案:44二進(jìn)制數(shù)1000的補(bǔ)碼為（）。

A:1000B:1010C:1001D:0111

答案:1000BCD碼中的數(shù)字1010是（）。

A:等于十進(jìn)制數(shù)12B:無(wú)效碼C:等于十進(jìn)制數(shù)10D:等于十進(jìn)制數(shù)8

答案:無(wú)效碼

第三章單元測(cè)試

與門(mén)、或門(mén)、非門(mén)可以用來(lái)形成（）。

A:數(shù)據(jù)選擇器B:存儲(chǔ)類(lèi)器件C:全部都對(duì)D:比較器

答案:全部都對(duì)典型2輸入與門(mén)(AND)的真值表為（）。

A:B:C:D:

答案:典型2輸入或非門(mén)(NOR)的真值表為（）。

A:B:C:D:

答案:典型2輸入異或門(mén)(XOR)的真值表為（）。

A:B:C:D:

答案:左邊的符號(hào)表示（）。

A:XOR門(mén)B:XNOR門(mén)C:OR門(mén)D:NOR門(mén)

答案:XNOR門(mén)

第四章單元測(cè)試

布爾加法結(jié)合律通常寫(xiě)成（）。

A:(A+B)+C=A+(B+C)B:AB=BAC:A+B=B+AD:A+AB=A

答案:(A+B)+C=A+(B+C)布爾方程AB+AC=A(B+C)說(shuō)明了（）定律。

A:布爾結(jié)合律B:布爾交換律C:布爾分配律D:狄摩根定律

答案:布爾分配律布爾表達(dá)式A·1等于（）。

A:1B:0C:BD:A

答案:A布爾表達(dá)式A+1等于（）。

A:0B:BC:AD:1

答案:1一個(gè)標(biāo)準(zhǔn)SOP形式的布爾表達(dá)式為（）。

A:在每一項(xiàng)中包含了域中所有變量B:都不對(duì)C:只包含一個(gè)乘積項(xiàng)D:最小邏輯表達(dá)式

答案:在每一項(xiàng)中包含了域中所有變量

第五章單元測(cè)試

要實(shí)現(xiàn)SOP表達(dá)式X=A’BC’+AB’D+BD’E，需要的門(mén)的類(lèi)型是（）。

A:3輸入NANDB:3輸入ORC:3輸入ANDD:3輸入NOR

答案:3輸入OR在如圖所示電路對(duì)應(yīng)的脈沖時(shí)序波形中，最前面的兩個(gè)位時(shí)間對(duì)應(yīng)的輸出為（）。

A:G1isLOWandG2isLOWB:G1isHIGHandG2isHIGHC:G1isHIGHandG2isLOWD:G1isLOWandG2isHIGH

答案:G1isHIGHandG2isLOW被稱(chēng)為通用門(mén)的兩種類(lèi)型的門(mén)是（）。

A:OR/NORB:NAND/NORC:AND/ORD:AND/NAND

答案:NAND/NOR

如果所有的門(mén)改變?yōu)椋ǎ?，如圖所示電路將有相同的邏輯輸出。

A:AND門(mén)B:NAND門(mén)C:NOR門(mén)D:OR門(mén)

答案:NAND門(mén)如圖所示電路相當(dāng)于一個(gè)（）。

A:AND門(mén)B:XOR門(mén)C:OR門(mén)D:都不對(duì)

答案:都不對(duì)

第六章單元測(cè)試

要將4位并行加法器擴(kuò)展為8位并行加法器，必須（）。

A:使用四個(gè)沒(méi)有互連的4位加法器B:使用兩個(gè)4位加法器并將一個(gè)的和輸出連接到另一個(gè)的進(jìn)位輸入C:使用八個(gè)沒(méi)有互連的4位加法器D:使用兩個(gè)4位加法器，其中一個(gè)的進(jìn)位輸出連接到另一個(gè)的進(jìn)位輸入

答案:使用兩個(gè)4位加法器，其中一個(gè)的進(jìn)位輸出連接到另一個(gè)的進(jìn)位輸入如果一個(gè)74HC85幅度比較器的輸入A=1011,B=1001，則輸出為（）。

A:A>B=1,A<B=1,A=B=0B:A>B=0,A<B=1,A=B=0C:A>B=0,A<B=0,A=B=1D:A>B=1,A<B=0,A=B=0

答案:A>B=1,A<B=0,A=B=0如果將兩個(gè)4位比較器拓展以接受兩個(gè)8位數(shù)字，則最低位有效比較器的輸出為（）。

A:連接到最高位有效比較器的輸出B:等于最終的輸出C:連接到最高位有效比較器的級(jí)聯(lián)輸入D:連接到最高位有效比較器的進(jìn)位輸入

答案:連接到最高位有效比較器的級(jí)聯(lián)輸入如果1-of-16譯碼器在對(duì)應(yīng)十進(jìn)制12輸出上顯示LOW有效輸出，那么輸入是（）。

A:A3A2A1A0=0100B:A3A2A1A0=1100C:A3A2A1A0=1010D:A3A2A1A0=1110

答案:A3A2A1A0=1100一般來(lái)說(shuō)，多路復(fù)用器具有（）。

A:一個(gè)數(shù)據(jù)輸入，一個(gè)數(shù)據(jù)輸出，一個(gè)選擇輸入B:多個(gè)數(shù)據(jù)輸入，多個(gè)數(shù)據(jù)輸出，多個(gè)選擇輸入C:一個(gè)數(shù)據(jù)輸入，多個(gè)數(shù)據(jù)輸出，多個(gè)選擇輸入D:多個(gè)數(shù)據(jù)輸入，一個(gè)數(shù)據(jù)輸出，多個(gè)選擇輸入

答案:多個(gè)數(shù)據(jù)輸入，一個(gè)數(shù)據(jù)輸出，多個(gè)選擇輸入

第七章單元測(cè)試

D鎖存器的輸出不會(huì)改變，如果（）。

A:D為L(zhǎng)OWB:所有C:使能未選通D:輸出為L(zhǎng)OW

答案:使能未選通鎖存器屬于下列的哪一類(lèi)邏輯電路（）。

A:雙穩(wěn)態(tài)多諧振蕩器B:oneshotsC:單穩(wěn)態(tài)多諧振蕩器；D:不穩(wěn)定多諧振蕩器；

答案:雙穩(wěn)態(tài)多諧振蕩器觸發(fā)器屬于下列的哪一類(lèi)邏輯電路（）。

A:單穩(wěn)態(tài)多諧振蕩器；B:oneshotsC:雙穩(wěn)態(tài)多諧振蕩器D:不穩(wěn)定多諧振蕩器；

答案:雙穩(wěn)態(tài)多諧振蕩器對(duì)于門(mén)控D鎖存器，當(dāng)（）時(shí)，輸出Q始終等于輸入。

A:使能脈沖來(lái)之前;B:使能脈沖期間C:B和CD:使能脈沖后

答案:B和C一個(gè)J-K觸發(fā)器，J=1，K=1，時(shí)鐘脈沖輸入為10kHz，Q輸出為（）。

A:始終保持高電平;B:始終保持高電平C:10kHz方波D:5kHz方波

答案:5kHz方波

第八章單元測(cè)試

一個(gè)模12的計(jì)數(shù)器必須有（）。

A:同步時(shí)鐘B:3個(gè)觸發(fā)器C:4個(gè)觸發(fā)器D:12個(gè)觸發(fā)器

答案:4個(gè)觸發(fā)器以下哪一項(xiàng)是具有截?cái)嗄?shù)的計(jì)數(shù)器的示例（）。

A:模16B:模8C:模14D:模32

答案:模14一個(gè)4位行波計(jì)數(shù)器由觸發(fā)器組成，每個(gè)觸發(fā)器從時(shí)鐘到Q輸出的傳播延遲為12ns。計(jì)數(shù)器從1111循環(huán)到0000，總共需要（）。

A:24ns;B