數(shù)字電子技術項目教程（第2版）課件 項目五 汽車尾燈控制電路的制作-計數(shù)器及其應用

2024/12/12項目五、汽車尾燈控制電路的制作——計數(shù)器及其應用5.1.1

計數(shù)器類型

按計數(shù)器中各觸發(fā)器的翻轉(zhuǎn)是否同步，可分為同步計數(shù)器和異步計數(shù)?器。

按計數(shù)進制分為二進制計數(shù)器和非二進制計數(shù)器。當N=2n?時，計數(shù)器為二進制計數(shù)器；當N≠2n?時，為非二進制計數(shù)器；按計數(shù)的增減趨勢分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。對輸入脈沖進行遞增計數(shù)的計數(shù)器稱為加法計數(shù)器，進行遞減計數(shù)的計數(shù)器稱為減法計數(shù)器。既可以進行加法計數(shù)又可以進行減法計數(shù)的計數(shù)器，稱為可逆計數(shù)?器。

按計數(shù)集成度分為小規(guī)模集成計數(shù)器和中規(guī)模集成計數(shù)器。由若干個集成觸發(fā)器和門電路經(jīng)外部連接而成的計數(shù)器為小規(guī)模集成計數(shù)器，而將整個計數(shù)器集成在一塊硅片上，具有完善的計數(shù)功能，并能擴展使用的計數(shù)器為中規(guī)模集成計數(shù)?器。5.1.2二進制計數(shù)器二進制計數(shù)器就是按二進制計數(shù)進位規(guī)律進行計數(shù)的計數(shù)器。由

n?個觸發(fā)器組成的二進制計數(shù)器稱為

n?位二進制計數(shù)器，它可以累計=M?個有效狀態(tài)。M?稱為計數(shù)器的?；蛴嫈?shù)容量。若

n=1、2、3、4、…，則計數(shù)器的模

M=2、4、8、16、…，相應的計數(shù)器稱為1位二進制計數(shù)器、2位二進制計數(shù)器、3位二進制計數(shù)器、4位二進制計數(shù)器、….1.工作原理

以3位二進制加法計數(shù)器為例，計數(shù)器清零后，輸出狀態(tài)從000開始，即=000；第1個脈沖出現(xiàn)時，=001；第2個脈沖出現(xiàn)時，=010；…；第8個脈沖出現(xiàn)時，

=111，完成計數(shù)過程。（1）波形圖圖二進制加法計數(shù)器波形圖圖二進制減法計數(shù)器波形圖（2）狀態(tài)轉(zhuǎn)換圖圖二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換圖圖二進制減法計數(shù)器狀態(tài)轉(zhuǎn)換圖2.集成二進制計數(shù)器74LS161是4位二進制同步計數(shù)器，具有計數(shù)、保持、預置、清零功能。（1）74LS161引腳排列圖D3～D0：并行數(shù)據(jù)輸入端；Q3～Q0：計數(shù)輸出端；CTT、CTP：計數(shù)控制端；CP：時鐘輸入端，上升沿有效；CO：進位輸出端，高電平有效；

：異步清零端，低電平有效；

：同步預置數(shù)端，低電平有?效。（3）邏輯功能如表（2）74LS161邏輯符號①異步清零：低電平有效，為異步方式清零。即當清零控制端=0?時，輸出端全為零，與CP無?關。②同步預置數(shù)：低電平有效。即在=1的前提下，當預置數(shù)端=0?時，在輸入端D3D2D1D0?預置某個數(shù)據(jù)，則在CP脈沖上升沿的作用下，將D3D2D1D0?端的數(shù)據(jù)置入到輸出端

。③

保持：當=1、=1?時，只要使能端CTP?和CTT?中有一個為低電平，就使計數(shù)器處于保持狀態(tài)。在保持狀態(tài)下，CP不起作?用。④

計數(shù)：當=1、=1、CTP=CTT=1時，電路為4位二進制加法計數(shù)器。在CP脈沖的作用下，電路按自然二進制數(shù)遞加，即由

0000→0001→…→1111。當計到?1111?時，進位輸出端CO=1。5.1.3十進制計數(shù)器1.工作原理以十進制加法計數(shù)器為例。

十進制加法計數(shù)器清零后，輸出狀態(tài)從

0000?開始，即=0000；第1個脈沖出現(xiàn)時，=0001；第2個脈沖出現(xiàn)時，

=0010；…；第8個脈沖出現(xiàn)時，=1000；第9個脈沖出現(xiàn)時，=1001；第10個脈沖出現(xiàn)時，=0000，完成計數(shù)過程。狀態(tài)轉(zhuǎn)換如下圖所?示。2.集成十進制計數(shù)器（1）集成同步十進制加法計數(shù)器?CD4518CD4518?內(nèi)含兩個功能完全相同的同步十進制加法計數(shù)器，每一個計數(shù)器均有兩個時鐘輸入端CP和EN，若用時鐘上升沿觸發(fā)，則信號由CP端輸入，同時將EN端設置為高電平；若用時鐘下降沿觸發(fā)，則信號由EN端輸入，同時將CP端設置為低電平。CD4518的CR為清零信號輸入端，當在該端加高電平或正脈沖時，計數(shù)器各輸出端均為零電平。

①引腳排列圖②邏輯功能表（2）集成異步計數(shù)器?74LS390

74LS390?為雙二-五-十進制異步計數(shù)器。CLR?為異步清零端，高電平有效；CP0、CP1為脈沖輸入端，下降沿有效。其中CP0為二進制計數(shù)器時鐘輸入端，CP1為五進制計數(shù)器時鐘輸入端；Q0、Q1、Q2、Q3?為計數(shù)器輸出端，其中Q0為二進制計數(shù)器的輸出端，Q3、Q2、Q1?為五進制計數(shù)器的輸出端。如需實現(xiàn)十進制計數(shù)器功能，應將外部時鐘接

CP0，Q0?與CP1相連或?qū)⑼獠繒r鐘接CP1，Q3與

CP0相連，這兩種連接方式均可構(gòu)成十進制計數(shù)器，但其編碼結(jié)果不同，前者為8421BCD碼，后者為5421BCD碼。①引腳排列圖②邏輯功能表（3）集成異步十進制計數(shù)器?74LS29074LS290?是由一個二進制計數(shù)器和一個五進制計數(shù)器組合而成的，另外還有異步清零端和異步置數(shù)端。其引腳排列如圖?5.11?所示。其中，CP0、CP1?分別為二進制計數(shù)器和五進制計數(shù)器的時鐘輸入端，下降沿有效，S9（1）、S9（2）稱為置“9”端，R0（1）、R0（2）稱為置“0”端，

為輸出端，NC?表示空?腳。①引腳排列如圖

②邏輯功能表

A、置“9”功能：當?S9（1）=S9（2）=1?時，不論其他輸入端狀態(tài)如何，計數(shù)器輸出=1001，而（1001）2=（9）10，故又稱為異步置數(shù)功?能。

B、置“0”功能：當?S9（1）和S9（2）不全為

1時，即S9（1）·S9（2）=0，并且?R0（1）=R0（2）=1?時，不論其他輸入端狀態(tài)如何，計數(shù)器輸出=0000，故又稱為異步清零功能或復位功?能。計數(shù)功能：當?S9（1）和?S9（2）不全為?1，并且?R0（1）和?R0（2）不全為?1，輸入計數(shù)脈沖?CP?時，計數(shù)器開始計?數(shù)。5.1.4任意進制計數(shù)器一般將二進制和十進制以外的進制統(tǒng)稱為任意進制。1、用?74LS161?構(gòu)成任意進制計數(shù)器設已有中規(guī)模集成計數(shù)器的模為M。而需要得到一個N進制計數(shù)器。通常有小容量法（N<M）和大容量法（N>M）兩種。①N<M的情況a.直接清零法Ⅰ、它是利用芯片的復位端和與非門，將N所對應的輸出二進制代碼中等于“1”的輸出端，通過與非門反饋到集成芯片的復位端，使輸出回零。Ⅱ、電路及計數(shù)過程（例：構(gòu)成十進制計數(shù)器）

Ⅲ、工作原理

當=“0”時，計數(shù)器輸出端

復位清零。因=，故

由“0”變?yōu)椤?”，計數(shù)器開始對輸入CP脈沖進行加法計數(shù)。當?shù)?0個CP脈沖輸入時，=1010，與非門的輸入

和

同時為1，則與非門的輸出為“0”，即=“0”，使計數(shù)器復位清零，與非門的輸出又變?yōu)椤?”，即=“1”時，計數(shù)器又開始重新計?數(shù)。Ⅳ、存在問題一是有過渡狀態(tài)，上圖中輸出1010就是過渡狀態(tài),其出現(xiàn)時間很短暫；二是可靠性問題,因為信號在通過門電路或觸發(fā)器時會有時間延遲,使計數(shù)器不能可靠清零。練習1:采用直接清零法將集成計數(shù)器74LS161

構(gòu)成七進制計數(shù)器，畫出邏輯電路圖和

狀態(tài)轉(zhuǎn)換圖。b.預置數(shù)法Ⅰ、它是利用芯片的預置控制端和預置輸入端D3D2D1D0。Ⅱ、電路及計數(shù)過程（構(gòu)成七進制計數(shù)器）

Ⅲ、原理先令=CTP=CTT=“1”，再令預置輸入端

D3D2D1D0=0000（即預置數(shù)為“0”），以此為初態(tài)進行計數(shù)，從“0”到“6”共有?7?種狀態(tài)，“6”對應的二進制代碼為?0110，將輸出端

通過與非門接至74LS161的預置控制端

，電路如上圖所示。若=0，當CP脈沖上升沿到來時，計數(shù)器輸出狀態(tài)進行同步預置，使=D3D2D1D0=0000，隨即==1，計數(shù)器又開始隨外部輸入的CP脈沖重新計數(shù)。練習2:采用預置數(shù)法將集成計數(shù)器74LS161構(gòu)成

十進制計數(shù)器，畫出邏輯電路圖，畫出

狀態(tài)轉(zhuǎn)換圖。c.進位輸出置最小數(shù)法Ⅰ、它是利用芯片的預置控制端和進位輸出端CO，將CO端輸出經(jīng)非門送到

端，令預置輸入端D3D2D1D0輸入最小數(shù)M’對應的二進制數(shù)，最小數(shù)M’=24-N。Ⅱ、電路及計數(shù)過程（例：構(gòu)成九進制計數(shù)器）練習3:采用進位輸出置最小數(shù)法將集成計數(shù)器74LS161構(gòu)成十一進制計數(shù)器，畫出邏

輯電路圖和狀態(tài)轉(zhuǎn)換圖。②N>M的情況Ⅰ、方法：先決定哪塊芯片為高位，哪塊芯片為低位，將低位芯片的進位輸出端CO端與高位芯片的計數(shù)控制端CTP或CTT直接連接，外部計數(shù)脈沖同時從每片芯片的CP端輸入，再根據(jù)要求選取上述三種實現(xiàn)任意進制的方法之一，完成對應電路。Ⅱ、舉例：用74LS161芯片構(gòu)成二十四進制計數(shù)器每塊芯片的計數(shù)時鐘輸入端CP端均接同一個CP信號，利用芯片的計數(shù)控制端?CTP、CTT?和進位輸出端?CO，采用直接清零法實現(xiàn)二十四進制計數(shù)，即將低位芯片的?CO?與高位芯片的?CTP?相連，將?24÷16=1……8，把商作為高位輸出，余數(shù)作為低位輸出，對應產(chǎn)生的清零信號同時送到每塊芯片的復位端

，從而完成二十四進制計數(shù)。2.?用?74LS290?構(gòu)成任意進制計數(shù)器

（1）構(gòu)成十進制以內(nèi)任意計數(shù)器

二進制計數(shù)器：CP?由CP0?端輸入，

端輸出，如下圖（a）所?示。

五進制計數(shù)器：CP?由CP1?端輸入，

端輸出，如下圖（b）所?示。

十進制計數(shù)器（8421?碼）：

和CP1?相連，以CP0?為計數(shù)脈沖輸入端，

端輸出，如下圖（c）所?示。

十進制計數(shù)器（5421?碼）：

和CP0?相連，以CP1?為計數(shù)脈沖輸入端，

端輸出，如下圖（d）所?示。

例：用直接清零法構(gòu)成六進制計數(shù)器。直接清零法是利用芯片的置“0”端和與門，將

N?值所對應的二進制代碼中等于“1”的輸出反饋到置“0”端?R0（1）和?R0（2）來實現(xiàn)

N?進制計數(shù)的，其計數(shù)過程中會出現(xiàn)過渡狀?態(tài)。（2）構(gòu)成多位任意進制計數(shù)器

例：用74LS290芯片構(gòu)成二十四進制計數(shù)器

N=24，需要兩塊74LS290都連接成8421碼十進制計數(shù)器，再決定哪塊芯片計高位（十位）（2）10=（0010）8421，哪塊芯片計低位（個位）（4）10=（0100）8421，將低位芯片的輸出端

和高位芯片輸入端CP0?相連，采用直接清零法實現(xiàn)二十四進制計數(shù)。需要注意的是其中與門的輸出要同時送到每塊芯片的置“0”端?R0（1）、R0（2）。2024/12/12項目五、汽車尾燈控制電路的制作——寄存器2024/12/12寄存器常用于接收、暫存、傳遞數(shù)據(jù)和指令等信息，主要由觸發(fā)器和控制門組成。一個觸發(fā)器有兩種穩(wěn)定狀態(tài)，可以存放一位二進制數(shù)碼，存放

n?位二進制數(shù)碼需要

n?個觸發(fā)器。寄存器按功能分為數(shù)據(jù)寄存器和移位寄存?器。1、數(shù)據(jù)寄存器數(shù)據(jù)寄存器又稱數(shù)據(jù)緩沖儲存器或數(shù)據(jù)鎖存器，其功能是接受、存儲和輸出數(shù)據(jù)。數(shù)據(jù)寄存器按其接受數(shù)據(jù)的方式又分為雙拍式和單拍式兩種。2024/12/12（1）雙拍式數(shù)據(jù)寄存器A、電路2024/12/12B、工作原理第一拍，在接收數(shù)據(jù)前，送入清零負脈沖至觸發(fā)器的置零端，使觸發(fā)器輸出為0，完成輸出清零功能。

第二拍，觸發(fā)器清零之后，當接收脈沖為高電平“1”時，輸入數(shù)據(jù)D3D2D1D0，經(jīng)與非門送至對應觸發(fā)器而寄存下來，在第二節(jié)拍完成接收數(shù)據(jù)任務。2024/12/12（2）單拍式數(shù)據(jù)寄存器A、電路2024/12/12B、工作原理當接收脈沖CP有效時，輸入數(shù)據(jù)直接存入觸發(fā)器，故稱為單拍式數(shù)據(jù)寄存器。2、移位寄存器移位寄存器除了接受、存儲、輸出數(shù)據(jù)以外，同時還能將其中寄存的數(shù)據(jù)按一定方向進行移動。移位寄存器分單向和雙向移位寄存器。（1）單向移位寄存器它只能將寄存的數(shù)據(jù)在相鄰位之間單方向移動。按移動方向分為左移移位寄存器和右移移位寄存器兩種類型。2024/12/12A、右移移位寄存器電路2024/12/12B、功能分析①寫相關方程式時鐘方程：CP0=CP1=CP2=CP3=CP↑驅(qū)動方程：②求狀態(tài)方程2024/12/12③假定電路初態(tài)為零，而此電路輸入數(shù)據(jù)D在第一、二、三、四個CP脈沖時依次為1、0、1、1，根據(jù)狀態(tài)方程可得對應的電路輸出的變化情況。2024/12/12④確定該時序電路的邏輯功能。由時鐘方程可知該電路是同步電路。。數(shù)據(jù)從最右端依次輸出，稱為串行輸出；由

端同時輸出，稱為并行輸出。串行輸出要經(jīng)過八個CP脈沖才能將輸入的四個數(shù)據(jù)全部輸出，而并行輸出只需4個CP脈沖。（2）雙向移位寄存器A、電路2024/12/122024/12/12B、功能端M是工作方式控制端。當M=0時，實現(xiàn)數(shù)據(jù)左移寄存功能；當M=1時，實現(xiàn)數(shù)據(jù)右移寄存功能；B是左移串行輸入端，而A是右移串行輸入端。（3）移位寄存器的應用①實現(xiàn)數(shù)據(jù)傳輸方式的轉(zhuǎn)換②構(gòu)成移位型計數(shù)器a.環(huán)形計數(shù)器。它是將單向移位寄存器的串行輸出端相連，構(gòu)成一個閉合的環(huán)。2024/12/122024/12/12。

實現(xiàn)環(huán)形計數(shù)器時，電路必須預先設置適當?shù)某鯌B(tài)，且輸出端初始狀態(tài)不能完全一致（即不能全為“1”或“0”），這樣電路才能實現(xiàn)計數(shù)，環(huán)形計數(shù)器的進制數(shù)N與寄存器內(nèi)的觸發(fā)器個數(shù)n相等，即N=n

b.扭環(huán)形計數(shù)器。它是將單向移位寄存器的串行輸入端和串行反相輸出端相連，構(gòu)成一個閉合的環(huán)。2024/12/122024/12/12

實現(xiàn)扭環(huán)形計數(shù)器時，電路不必設置初態(tài)。扭環(huán)形計數(shù)器進制數(shù)N與寄存器內(nèi)的觸發(fā)器個數(shù)n滿足N=2n的關系。3．集成移位寄存器集成移位寄存器從結(jié)構(gòu)上可分為TTL型和CMOS型；按寄存數(shù)據(jù)位數(shù)，可分為四位、八位、十六位等；按移位方向，可分為單向和雙向兩種。74LS194是雙向4位TTL型集成移位寄存器，除具有清零、保持、實現(xiàn)數(shù)據(jù)左移、右移功能外，還可實現(xiàn)數(shù)碼并行輸入或串行輸入、并行輸出或串行輸出的功能。

（1）引腳排列圖

2024/12/122024/12/12端為異步清零端，M0、M1?控制寄存器的功能；DSL?為左移數(shù)據(jù)輸入端，DSR?為右移數(shù)據(jù)輸入端；D0、D1、D2、D3?為并行數(shù)據(jù)輸入端；為并行數(shù)據(jù)輸出端；CP為時鐘脈沖輸入端。2024/12/12

（2）功能2024/12/12

當清零端為低電平時，輸出端～均為低電平；當M1M0=00時，移位寄存器保持原來狀態(tài)；當M1M0=01時，移位寄存器在CP脈沖的作用下進行右移位，數(shù)據(jù)從DSR端輸入；當M1M0=10時，移位寄存器在CP脈沖的作用下進行左移位，數(shù)據(jù)從DSL端輸入；當M1M0=11時，在CP脈沖的配合下，并行輸入端的數(shù)據(jù)存入寄存器中。2024/12/12任務5-1同步計數(shù)器設計及邏輯功能測試1、任務要求

完成集成計數(shù)器?74LS161?邏輯功能測試，并用

74LS161?設計六進制計數(shù)?器。2、測試設備與器件

設備：數(shù)字電路實驗箱?1?臺

器件：74LS161、74LS00?各?1?塊3、引腳排列圖

2024/12/124、測試內(nèi)容及步驟（1）74LS161?邏輯功能測試①

將74LS161的16腳接+5V，8腳接地，CP接點脈沖源，CTT、CTP、

、D3、D2、D1、D0?接邏輯電平開關，

接邏輯電平指?示。②

接通電源。將

置低電平，改變?CTT、CTP、

和CP的狀態(tài)，觀察

的變化，將結(jié)果記入下表中。②

接通電源。將

置低電平，改變?CTT、CTP、

和?CP?的狀態(tài)，觀察

、

、

、

的變化，將結(jié)果記入表?5.7?中。

③

將置高電平，置低電平，改變輸入?D3、D2、D1、D0?的狀態(tài)，改變?CP?變化1個周期（由高電平變?yōu)榈碗娖?，再由低電平變?yōu)楦唠娖剑?，觀察

的變化，將結(jié)果記入下表中（狀態(tài)保持時填寫

；置數(shù)時填寫

=D）。④

將

置高電平，

置高電平，分別將?CTT、CTP?置?00、01、10、11，觀察隨著?CP?脈沖的變化，輸出

的狀態(tài)變?化。2024/12/122024/12/12（2）用?74LS161?設計六進制計數(shù)器并測試其功能（用預置數(shù)法設?計）①畫出電路?圖②按所畫出的圖連接電路，輸出

接邏輯電平指示，CP接點脈沖?源。③輸入CP脈沖，觀察并記錄輸出結(jié)果于下表中。（3）用?74LS161?設計六進制計數(shù)器并測試其功能（用直接清零法設?計）①畫出電路?圖②按所畫出的圖連接電路，輸出

接邏輯電平指示，CP