《電子應(yīng)用技術(shù)項(xiàng)目教程（第4版）》課件 項(xiàng)目9電子表決器的設(shè)計(jì)與制作

電子表決器的設(shè)計(jì)與制作目錄學(xué)習(xí)目標(biāo)工作任務(wù)知識鏈接知識小結(jié)1.會識別和測試常用TTL、CMOS集成電路產(chǎn)品。2.能完成電子表決器的設(shè)計(jì)與制作。掌握邏輯函數(shù)的化簡;了解組合邏輯電路的分析步驟,掌握組合邏輯電路的分析方法,了解組合邏輯電路的設(shè)計(jì)步驟;初步掌握用小規(guī)模集成電路(SSI)設(shè)計(jì)組合邏輯電路的方法。學(xué)習(xí)目標(biāo)知識目標(biāo)能力目標(biāo)素質(zhì)目標(biāo)1.培養(yǎng)電子產(chǎn)品創(chuàng)新的專業(yè)能力。2.提高學(xué)生的自我認(rèn)知,提升學(xué)生自主學(xué)習(xí)、合作探究、溝通協(xié)作的職業(yè)精神。工作任務(wù)設(shè)計(jì)一個(gè)A、B、C、D四人表決器的邏輯電路。當(dāng)表決某個(gè)提案時(shí),多數(shù)人(三人以上)同意,提案通過。要求用與非門實(shí)現(xiàn)。1.實(shí)訓(xùn)目標(biāo)

（1）掌握四人表決器的設(shè)計(jì)方法。

（2）能借助資料讀懂集成電路的型號,明確各引腳功能。（3）了解數(shù)字集成電路的檢測方法。

（1）各小組制訂工作計(jì)劃。（2）分析四人表決器的邏輯要求,列出真值表。（3）由真值表寫出邏輯表達(dá)式并化簡。（4）畫出邏輯電路圖。（5）畫出裝配圖,列出所需元器件的清單。（6）完成四人表決器電路的安裝和功能檢測。（7）通過小組討論完成電路的詳細(xì)分析并撰寫任務(wù)工單。2.任務(wù)要求3.實(shí)訓(xùn)設(shè)備與元器件

實(shí)訓(xùn)設(shè)備：數(shù)字電路實(shí)驗(yàn)裝置1臺。實(shí)訓(xùn)器件：雙四輸入與非門74LS203片4.安裝與調(diào)試

(1)根據(jù)四人表決器的邏輯電路圖,畫出裝配圖。(2)根據(jù)裝配圖完成電路的安裝。(3)對比引導(dǎo)問題設(shè)計(jì)的真值表,驗(yàn)證四人表決器的邏輯功能。5.評價(jià)反饋

評分表(與項(xiàng)目1任務(wù)工單的評分表一樣)。大多數(shù)情況下,由真值表寫出的邏輯表達(dá)式,以及由此畫出的邏輯電路圖往往比較復(fù)雜。如果可以化簡邏輯函數(shù),就可以使對應(yīng)的邏輯電路變得簡單,所用器件減少,電路的可靠性也因此而提高。邏輯函數(shù)的化簡有兩種方法,分別是公式化簡法和卡諾圖化簡法。

9.1邏輯函數(shù)的化簡方法知識鏈接1．吸收法

吸收法是利用的A+AB=A公式，消去多余的項(xiàng)。例9.1化簡函數(shù)Y=解：Y=AB+AB(C+D)

=AB(1+C+D)

=AB2．并項(xiàng)法

利用

公式，消去多余的因子。例9.3化簡函數(shù)

利用

將兩項(xiàng)并為一項(xiàng)，消去一個(gè)變量。例9.2化簡函數(shù)Y=+。解：Y=+==3．消去法解：9.1.1公式化簡法4．配項(xiàng)法

利用

，

公式，增加必要的乘積項(xiàng)，再用并項(xiàng)或吸收的辦法化簡例9.4化簡函數(shù)+++（1）最小項(xiàng)

如果一個(gè)函數(shù)的某個(gè)乘積項(xiàng)包含了函數(shù)的全部變量，其中每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱為該函數(shù)的一個(gè)標(biāo)準(zhǔn)積項(xiàng)，通常稱為最小項(xiàng)。n個(gè)變量的最小項(xiàng)有2n個(gè)。例如：3個(gè)變量A、B、C可組成8個(gè)最小項(xiàng)：1．基本概念

卡諾圖是邏輯函數(shù)的圖解化簡法。它克服了公式化簡法對最終結(jié)果難以確定的缺點(diǎn)，卡諾圖化簡法具有確定的化簡步驟，能比較方便地獲得邏輯函數(shù)的最簡與或式。9.1.2卡諾圖化簡法（2）最小項(xiàng)表達(dá)式

若一個(gè)邏輯表達(dá)式中的每個(gè)乘積項(xiàng)都是最小項(xiàng),則稱該邏輯表達(dá)式為最小項(xiàng)表達(dá)式(又稱標(biāo)準(zhǔn)與或式)。任意一種形式的邏輯表達(dá)式都可以利用基本定律和配項(xiàng)法化為最小項(xiàng)表達(dá)式,并且最小項(xiàng)表達(dá)式是唯一的。例9.5把化成最小項(xiàng)表達(dá)式。L是四變量的邏輯函數(shù)，但每個(gè)乘積項(xiàng)中都缺少一個(gè)變量，將每個(gè)乘積項(xiàng)利用配項(xiàng)法把變量補(bǔ)足為4個(gè)變量。（3）相鄰最小項(xiàng)。

若兩個(gè)最小項(xiàng)中只有一個(gè)變量為互反變量,其余變量均相同,則稱這樣的兩個(gè)最小項(xiàng)為邏輯相鄰,并把它們稱為相鄰最小項(xiàng),簡稱相鄰項(xiàng)。例如,和,其中的C和C互為反變量,其余變量()都相同。

（4）最小項(xiàng)卡諾圖：用2n個(gè)小方格對應(yīng)n個(gè)變量的2n個(gè)最小項(xiàng)，并且使邏輯相鄰的最小項(xiàng)在幾何位置上也相鄰，按這樣的相鄰要求排列起來的方格圖，叫做n個(gè)輸入變量的最小項(xiàng)卡諾圖，又稱最小項(xiàng)方格圖。2.用卡諾圖表示邏輯函數(shù)邏輯函數(shù)中的變量數(shù)，畫出變量最小項(xiàng)卡諾圖將邏輯函數(shù)表達(dá)式所包含的各最小項(xiàng)，在相應(yīng)的小方格中填以1（稱為讀入、寫入）,在其余的小方格內(nèi)填0或不填。（1）已知邏輯函數(shù)式的標(biāo)準(zhǔn)與或表達(dá)式,畫邏輯函數(shù)卡諾圖例9.6邏輯函數(shù)試畫出的卡諾圖。（1）已知邏輯函數(shù)式的標(biāo)準(zhǔn)與或表達(dá)式,畫邏輯函數(shù)卡諾圖例9.6邏輯函數(shù)試畫出L的卡諾圖。解：這是一個(gè)4變量邏輯函數(shù)。

畫出四變量最小項(xiàng)卡諾圖，如圖9.2所示。

填卡諾圖。把邏輯函數(shù)式中的8個(gè)最小項(xiàng)對應(yīng)的方格中填入1，其余不填。

（2）已知邏輯函數(shù)的一般表達(dá)式，畫邏輯函數(shù)卡諾圖當(dāng)已知邏輯函數(shù)為一般表達(dá)式時(shí)，可先將其化成標(biāo)準(zhǔn)與或式，再畫出卡諾圖。但這樣做往往很麻煩，實(shí)際上只需把邏輯函數(shù)式展開成與或式就行了，再根據(jù)與或式每個(gè)與項(xiàng)的特征直接填卡諾圖。具體方法是：把卡諾圖中含有某個(gè)與項(xiàng)各變量的方格均填入1，直到填完邏輯式的全部與項(xiàng)。例9.7已知，試畫出Y的卡諾圖。解：①先把邏輯式展開成與或式：②畫出4變量最小項(xiàng)卡諾圖，③根據(jù)與或式中的每個(gè)與乘積項(xiàng)，填卡諾圖。如圖9.3所示。圖9.3

例9.7卡諾圖

（3）已知邏輯函數(shù)真值表，畫出卡諾圖例9.8已知邏輯函數(shù)Y的真值表如表9.2所示，試畫出Y的卡諾圖。解：①畫出3變量最小項(xiàng)卡諾圖，②將真值表中Y=1對應(yīng)的最小項(xiàng)m0，m2，m4，m6在卡諾圖中相應(yīng)的方格里填入1，其余的方格不填。如圖9.4所示。表9.2例9.8真值表A

BCY0

0

000101001110010111011110101010圖9.4

例9.8卡諾圖3．利用卡諾圖化簡邏輯函數(shù)用卡諾圖化簡邏輯函數(shù)式，其原理是利用卡諾圖的相鄰性，對相鄰最小項(xiàng)進(jìn)行合并，消去互反變量，以達(dá)到化簡的目的。2個(gè)相鄰最小項(xiàng)合并，可以消去1個(gè)變量；4個(gè)相鄰最小項(xiàng)合并，可以消去2個(gè)變量；把2n個(gè)相鄰最小項(xiàng)合并，可以消去n個(gè)變量?；嗊壿嫼瘮?shù)式的步驟和規(guī)則如下：

（1）畫出邏輯函數(shù)的卡諾圖。

（2）圈卡諾圈，合并最小項(xiàng)，沒有可合并的方格可單獨(dú)畫圈。由于卡諾圖中，相鄰的兩個(gè)方格所代表的最小項(xiàng)只有一個(gè)變量取不同的形式，所以利用公式，可以將這樣的兩個(gè)方格合并為一項(xiàng)，并消去那個(gè)取值不同的變量?？ㄖZ圖化簡正是依據(jù)此原則尋找可以合并的最小項(xiàng)，然后將其用圈圈起來，稱為卡諾圈，畫卡諾圈的原則是：①能夠合并的最小項(xiàng)必須是2n個(gè)，即2、4、8、16……②能合并的最小項(xiàng)方格必須排列成方陣或矩陣形式。③畫卡諾圈時(shí)能大則大，卡諾圈的個(gè)數(shù)能少則少。④畫卡諾圈時(shí)，各最小項(xiàng)可重復(fù)使用，但每個(gè)卡諾圈中至少有一個(gè)方格沒有被其他圈圈過。包含兩個(gè)方格的卡諾圈，可以消去一個(gè)取值不同的變量；包含4個(gè)方格的卡諾圈，可以消去2個(gè)取不同值的變量，依此類推?？梢詫懗雒總€(gè)卡諾圈簡化后的乘積項(xiàng)。

（3）把每個(gè)卡諾圈作為一個(gè)乘積項(xiàng)，將各乘積項(xiàng)相加就是化簡后的與或表達(dá)式。例9.9利用卡諾圖化簡。解：①畫出邏輯函數(shù)的卡諾圖，

②圈卡諾圈，合并最小項(xiàng)。如上圖所示。根據(jù)“圈要盡量畫得大，圈的個(gè)數(shù)要盡量少”的原則畫圈，可畫兩個(gè)圈，如圖中虛線框所示。

③寫出每個(gè)卡諾圈對應(yīng)的乘積項(xiàng),分別是和。

④將各乘積項(xiàng)相加就是化簡后的與或表達(dá)式：

在利用卡諾圖化簡邏輯函數(shù)的過程中，第②步是關(guān)鍵，應(yīng)特別注意卡諾圈不要畫錯。例9.10利用卡諾圖化簡函數(shù)Y(A,B,C,D)=(0,1,4,6,9,10,11,12,13,14,15)解：①畫出邏輯函數(shù)的卡諾圖，②圈卡諾圈，合并最小項(xiàng)。③寫出每個(gè)卡諾圈對應(yīng)的乘積項(xiàng)，分別是AC、AD、、。④將各乘積項(xiàng)相加就是化簡后的與或表達(dá)式：Y=AC+AD++9.2組合邏輯電路的分析與設(shè)計(jì)知識鏈接9.2.1組合邏輯電路概述在實(shí)際應(yīng)用中,為了實(shí)現(xiàn)各種不同的邏輯功能,可以將門電路組合起來,構(gòu)成各種組合邏輯電路。組合邏輯電路是無反饋連接的電路,沒有記憶單元,其任意時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài),而與電路原有的狀態(tài)無關(guān)。9.2.2組合邏輯電路的分析組合邏輯電路的分析主要是根據(jù)給定的組合邏輯電路圖,找出輸出信號與輸入信號間的關(guān)系,從而確定它的邏輯功能。具體分析步驟如下。(1)根據(jù)給定的邏輯電路圖寫出輸出邏輯表達(dá)式。一般從輸入端向輸出端逐級寫出各個(gè)門輸出對其輸入的邏輯表達(dá)式,從而寫出整個(gè)邏輯電路的輸出對輸入變量的邏輯表達(dá)式。必要時(shí),可進(jìn)行化簡,求出最簡輸出邏輯表達(dá)式。(2)列出邏輯函數(shù)的真值表。將輸入變量的狀態(tài)以自然二進(jìn)制數(shù)順序的各種取值組合代入輸出邏輯表達(dá)式,求出相應(yīng)的輸出狀態(tài),并填入表中,即得真值表。(3)分析邏輯功能。通常通過分析真值表的特點(diǎn)來說明電路的邏輯功能。以上分析步驟可用如圖9.7所示的框圖描述。

例9.11分析下圖所示邏輯電路的功能。解：(1)寫出輸出邏輯函數(shù)式ABCYY1YY1電路圖表達(dá)式化為最小項(xiàng)表達(dá)式111011101001110010100000YCBA輸出輸入00000101001100111111電路圖表達(dá)式化為最小項(xiàng)表達(dá)式真值表真值表確定電路功能111011101001110010100000YCBA輸出輸入00000101001100111111

A、B、C三個(gè)輸入變量中，有奇數(shù)個(gè)1時(shí)，輸出為1，否則輸出為0。因此，圖示電路為三位判奇電路，又稱奇校驗(yàn)電路。最后一步大功告成！舉一反三根據(jù)化簡后的邏輯函數(shù)表達(dá)式，畫出邏輯電路圖電路圖表達(dá)式返回比較9.2.3組合邏輯電路的設(shè)計(jì)問題提出真值表邏輯表達(dá)式化簡邏輯電路圖原來設(shè)計(jì)是分析的逆過程呀！返回例9.12設(shè)計(jì)一個(gè)A、B、C三人表決電路。當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意，提案通過，同時(shí)A具有否決權(quán)。用與非門實(shí)現(xiàn)。解：(1)分析設(shè)計(jì)要求，列出真值表設(shè)A、B、C

三人表決同意提案時(shí)用1表示，不同意時(shí)用0表示；Y表示表決結(jié)果，提案通過用1表示，通不過用0表示，同時(shí)還應(yīng)考慮A具有否決權(quán)。可得真值表如右。111011101001110010100000YCBA輸出輸入0000000011111111110(2)將輸出邏輯表達(dá)式化簡后,變換為與非表達(dá)式Y(jié)=AC+ABABC0100011110

1

1

1

0