數(shù)字電子技術(shù)知到智慧樹章節(jié)測試課后答案2024年秋中南民族大學(xué)

數(shù)字電子技術(shù)知到智慧樹章節(jié)測試課后答案2024年秋中南民族大學(xué)第一章單元測試

下列信號中，（）是數(shù)字信號。

A:溫度

B:無線電信號

C:交流電壓

D:開關(guān)狀態(tài)

答案:開關(guān)狀態(tài)

表示任意一個兩位十進(jìn)制數(shù)需要（）位二進(jìn)制數(shù)。

A:8

B:9

C:7

D:6

答案:7

若真值“0”的機(jī)器碼形式為10000000，則該機(jī)器碼為（）。

A:余3碼

B:反碼

C:補(bǔ)碼

D:原碼

答案:原碼

10位二進(jìn)制數(shù)能表示的最大無符號十進(jìn)制數(shù)是（）。

A:1023

B:512

C:511

D:1024

答案:1023

BCD碼“1011”是十進(jìn)制數(shù)字“8”的（）碼。

A:2421碼

B:8421碼

C:6421碼

D:余3碼

答案:余3碼

將二進(jìn)制數(shù)10001000轉(zhuǎn)換為十進(jìn)制數(shù).八進(jìn)制數(shù)和十六進(jìn)制數(shù)，結(jié)果為（）。

A:136；420；99

B:138；420；88

C:136；210；88

D:138；210；88

答案:136；210；88

將十進(jìn)制數(shù)1020轉(zhuǎn)換成二進(jìn)制數(shù)，并得到十六進(jìn)制數(shù)和八進(jìn)制數(shù)，結(jié)果分別是（）。

A:1111111000；3F8；1770

B:1111111100；FF0；1774

C:1111111100；3FC；7760

D:1111111100；3FC；1774

答案:1111111100；3FC；1774

二進(jìn)制真值-0.1111的原碼.反碼和補(bǔ)碼分別是（）。

A:原碼是1.1111，反碼是1.0001，補(bǔ)碼是1.0000

B:原碼是1.1111，反碼是1.0000，補(bǔ)碼是1.0001

C:原碼是1.1111，反碼是0.0000，補(bǔ)碼是0.0001

D:原碼是0.1111，反碼是1.0000，補(bǔ)碼是1.0001

答案:原碼是1.1111，反碼是1.0000，補(bǔ)碼是1.0001

若X的補(bǔ)碼數(shù)為1.1010，則X的原碼和真值分別是（）。

A:X的原碼為1.0110，X為-0.0110

B:X的原碼為1.1010，X為-0.0110

C:X的原碼為1.0110，X為0.0110

D:X的原碼為1.1010，X為0.0110

答案:X的原碼為1.0110，X為-0.0110

2421碼11001110對應(yīng)的十進(jìn)制數(shù)和二進(jìn)制數(shù)分別是（）。

A:68；1000100

B:66；1000010

C:70；1000110

D:72；1001000

答案:68；1000100

兩個余3碼表示的十進(jìn)制數(shù)做加法運(yùn)算時，如果有進(jìn)位產(chǎn)生，則結(jié)果需要進(jìn)行減3修正。（）

A:對B:錯

答案:錯在減法運(yùn)算方式上，反碼和補(bǔ)碼沒有區(qū)別，都可以用加法來實(shí)現(xiàn)。（）

A:對B:錯

答案:錯2421碼和余3碼都是對9自補(bǔ)代碼。（）

A:對B:錯

答案:對數(shù)字9的ASCII碼是10010011。（）

A:對B:錯

答案:錯格雷碼是為了檢測代碼傳送過程中是否發(fā)生錯誤的一種可靠性編碼。（）

A:對B:錯

答案:錯若奇偶校驗(yàn)碼為11010011，則采用的是奇校驗(yàn)編碼方式。（）

A:錯B:對

答案:對補(bǔ)碼減法運(yùn)算可以用加法實(shí)現(xiàn)，并且結(jié)果不需要修正。（）

A:對B:錯

答案:對十進(jìn)制數(shù)的8421碼形式上與對應(yīng)的二進(jìn)制數(shù)相同，本質(zhì)上也時一樣的。（）

A:錯B:對

答案:錯音頻信號是數(shù)字信號。（）

A:錯B:對

答案:錯數(shù)字系統(tǒng)只能處理二值數(shù)字信號。（）

A:錯B:對

答案:對

第二章單元測試

邏輯函數(shù)F(A,B,C,D)=∏M(2，4，6，10，11，12，13，14，15)，則該函數(shù)的最小項(xiàng)表達(dá)式為（

）。

A:

F（A,B,C,D）=∑m（0,1,3,5,7,8,9,10）

B:

F（A,B,C,D）=∑m（1,3,5,7,8,9）

C:F（A,B,C,D）=∑m（0,1,2,3,5,7,8,9）D:

F（A,B,C,D）=∑m（0,1,3,5,7,8,9）

答案:

F（A,B,C,D）=∑m（0,1,3,5,7,8,9）

函數(shù)的最簡與或表達(dá)式為（

）。

A:F=B+C+DB:F=DC:F=BC+DD:F=B+D

答案:F=B+D用卡諾圖化簡邏輯函數(shù)F(A,B,C,D)=∏M(6，7，8，9)可得最簡與或表達(dá)式為（

）。

A:B:C:D:

答案:函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式為（

）。

A:B:C:D:

答案:根據(jù)反演規(guī)則，函數(shù)的反函數(shù)為（

）。

A:B:C:D:

答案:三變量的最大項(xiàng)A+B+C一共有（

）相鄰最大項(xiàng)。

A:3B:1C:2D:0

答案:3四變量的全部最大項(xiàng)相與為（

）。

A:2B:0C:1D:3

答案:0三變量的全部最小項(xiàng)相或?yàn)椋?/p>

）。

A:2B:1C:0D:3

答案:1四變量的最大項(xiàng)M5和M10相或的結(jié)果為（

）。

A:M5B:M10C:0D:1

答案:1四變量的最小項(xiàng)m5和m15相與的結(jié)果為（

）。

A:0B:M0C:m0D:1

答案:0n變量的每個最小項(xiàng)都有（

）個相鄰最小項(xiàng)。

A:nB:+1C:D:n+1

答案:nn個變量可構(gòu)成（

）個最小項(xiàng)。

A:-1B:nC:2nD:

答案:n個變量可構(gòu)成（

）個最大項(xiàng)。

A:nB:-1C:D:2n

答案:標(biāo)準(zhǔn)或與式是由（

）構(gòu)成的邏輯表達(dá)式。

A:最小項(xiàng)相或B:最小項(xiàng)相與C:最大項(xiàng)相與D:最大項(xiàng)相或

答案:最大項(xiàng)相與標(biāo)準(zhǔn)與或式是由（

）構(gòu)成的邏輯表達(dá)式。

A:最大項(xiàng)相或B:最小項(xiàng)相或C:最大項(xiàng)相與D:最小項(xiàng)相與

答案:最小項(xiàng)相或

第三章單元測試

用與門.或門和非門可以實(shí)現(xiàn)任何邏輯函數(shù)。（）

A:對B:錯

答案:對與非門.或非門.與或非門和異或門都是通用門。（）

A:錯B:對

答案:錯集電極開路與非門可以很方便的實(shí)現(xiàn)“線與”邏輯。（）

A:對B:錯

答案:對集電極三態(tài)門與集電極OC門不同，三態(tài)門不可以實(shí)現(xiàn)“線與”邏輯。（）

A:對B:錯

答案:錯下列4種類型的邏輯門中，可以用（）實(shí)現(xiàn)三種基本運(yùn)算。

A:異或門

B:與門

C:或門

D:與非門

答案:與非門

設(shè)2輸入或非門的輸入為x和y，輸出為z，當(dāng)z為高電平時，有（）。

A:x為低電平，y為高電平

B:x和y同時為高電平

C:x和y同時為低電平

D:x為高電平，y為低電平

答案:x和y同時為低電平

第一塊集成電路問世的時間是（）。

A:20世紀(jì)60年代末期

B:20世紀(jì)50年代末期

C:20世紀(jì)70年代初期

D:20世紀(jì)60年代初期

答案:20世紀(jì)50年代末期

屬于通用門的邏輯門是（）。

A:異或門

B:或非門

C:與非門

D:同或門

答案:或非門

；與非門

下列邏輯門中，可以實(shí)現(xiàn)任何邏輯電路的有（）

A:與非門

B:與或非

C:與門

D:或非門

答案:與非門

；與或非

；或非門

TTL三態(tài)門的3種輸出狀態(tài)是（）。

A:高阻

B:高電平

C:低電平

D:低阻

答案:高阻

；高電平

；低電平

第四章單元測試

組合邏輯電路的輸出與所有輸入信號有關(guān)。（）

A:對B:錯

答案:錯把所有無關(guān)項(xiàng)對應(yīng)的函數(shù)值取值1，化簡所得函數(shù)表達(dá)式最簡。（）

A:錯B:對

答案:錯常用的MSI組合邏輯器件包含全加器.譯碼器和分配器。（）

A:錯B:對

答案:錯超前進(jìn)位二進(jìn)制并行加法器是打斷了進(jìn)位鏈，縮短求和時間。（）

A:對B:錯

答案:對組合邏輯電路輸出與輸入的關(guān)系可用（）描述。

A:真值表或者狀態(tài)表

B:狀態(tài)圖

C:狀態(tài)表

D:真值表

答案:真值表

組合邏輯電路的特點(diǎn)包括（）。

A:輸出與所有時刻的輸入有關(guān)

B:能實(shí)現(xiàn)所有邏輯問題

C:電路中包括邏輯門和觸發(fā)器

D:電路中不存在回路

答案:電路中不存在回路

設(shè)計(jì)一個2421碼的“四舍五入”電路，最少需要（）個邏輯門。

A:2

B:0

C:3

D:5

答案:0

下列中規(guī)模通用集成電路中，（）屬于組合邏輯電路。

A:多路選擇器74153

B:并行加法器74283

C:譯碼器74138

D:多路分配器74155

答案:多路選擇器74153

；并行加法器74283

；譯碼器74138

；多路分配器74155

譯碼器74138的使能端S1.S2.S3取值為（）時，處于正常工作狀態(tài)。

A:010

B:100

C:011

D:101

答案:100

通過代數(shù)的方法，用多路數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)時，應(yīng)該（）。

A:先將函數(shù)表達(dá)式展開為最簡或與表達(dá)式。

B:先將函數(shù)表達(dá)式展開為標(biāo)準(zhǔn)與或表達(dá)式。

C:先將函數(shù)表達(dá)式展開為最小項(xiàng)表達(dá)式。

D:先將函數(shù)表達(dá)式展開為最大項(xiàng)表達(dá)式。

答案:先將函數(shù)表達(dá)式展開為標(biāo)準(zhǔn)與或表達(dá)式。

；先將函數(shù)表達(dá)式展開為最小項(xiàng)表達(dá)式。

第五章單元測試

觸發(fā)器的“S”端通常用來實(shí)現(xiàn)（）功能。

A:保持

B:清零

C:置1

D:無用

答案:置1

觸發(fā)器的“R”端通常用來實(shí)現(xiàn)（）功能。

A:置1

B:保持

C:無用

D:清零

答案:清零

由與非門構(gòu)成的基本RS觸發(fā)器不能出現(xiàn)（）狀態(tài)的輸入。

A:00

B:11

C:01

D:10

答案:00

鐘控JK觸發(fā)器當(dāng)JK取值為（）的時候?qū)崿F(xiàn)狀態(tài)翻轉(zhuǎn)。

A:01

B:11

C:00

D:10

答案:11

鐘控T觸發(fā)器當(dāng)T取值為（）的時候?qū)崿F(xiàn)狀態(tài)翻轉(zhuǎn)。

A:下降沿

B:上升沿

C:1

D:0

答案:1

鐘控D觸發(fā)器當(dāng)D取值為0時，其功能為（）。

A:置0

B:置1

C:保持

D:翻轉(zhuǎn)

答案:置0

邊沿鐘控D觸發(fā)器，由有效（）決定觸發(fā)器的狀態(tài)如何改變。

A:低電平

B:電平

C:邊沿

D:高電平

答案:低電平

簡單鐘控觸發(fā)器會出現(xiàn)空翻現(xiàn)象。（）

A:錯B:對

答案:對鐘控JK觸發(fā)器有約束條件，其輸入JK不能為00。（）

A:對B:錯

答案:錯邊沿鐘控D觸發(fā)器，在一個時鐘脈沖周期內(nèi)，其狀態(tài)可以有3次改變。（）

A:錯B:對

答案:錯

第六章單元測試

如下中規(guī)模集成電路中，（）是時序電路。

A:二進(jìn)制譯碼器

B:二進(jìn)制并行加法器

C:四路選擇器

D:模十六計(jì)數(shù)器

答案:模十六計(jì)數(shù)器

設(shè)計(jì)一個同步模5計(jì)數(shù)器，需要（）個觸發(fā)器。

A:5

B:2

C:3

D:4

答案:3

關(guān)于集成寄存器74194和集成二進(jìn)制計(jì)數(shù)器74193的清零端，下面描述正確的是（）。

A:都是異步清零

B:都是同步清零

C:74193是異步清零，74194是同步清零余3碼

D:74193是同步清零，74194是異步清零

答案:都是異步清零

關(guān)于集成寄存器74194和集成二進(jìn)制計(jì)數(shù)器74193的預(yù)置（并行輸入）端，下面描述正確的是（）。

A:都是異步預(yù)置

B:都是同步預(yù)置

C:74193是異步預(yù)置，74194是同步預(yù)置

D:74193是同步預(yù)置，74194是異步預(yù)置

答案:74193是異步預(yù)置，74194是同步預(yù)置

如圖所示電路是（）模型

A:同步Moore型

B:功能表

C:隱含表

D:同步Mealy型

答案:同步Mealy型

圖示狀態(tài)圖是（）電路模型。

A:Mealy型

B:不確定

C:都不是

D:Moore型

答案:Mealy型

關(guān)于時序邏輯電路，下面的描述正確的是（）。

A:電路中只有觸發(fā)器。

B:電路中一定有反饋。

C:電路中一定不會有邏輯門。

D:電路的輸出只是狀態(tài)的函數(shù)。