《電子線路基礎(chǔ)》課件第9章

第9章集成門電路9.1分立元件門電路9.2集TTL門電路9.3集成CMOS門電路9.4集成門電路的使用9.1分立元件門電路9.1.1基本門電路

1.二極管“與”門參見圖9－1，二極管VD1、VD2均為理想二極管。設(shè)圖中的輸入電壓uA、uB只有兩種可能，不是高電平3V，就是低電平0V。由圖可知，當(dāng)uA、uB均為高電平3V時，VD1、VD2同時導(dǎo)通，輸出電壓uY＝3V。圖9-1二極管“與”門電路當(dāng)uA、uB均為低電平0V時，VD1、VD2亦同時導(dǎo)通，輸出電壓uY＝0V。當(dāng)uA、uB中有一個為高電平3V，另一個為低電平0V時，輸入端和低電平0V相連的二極管優(yōu)先導(dǎo)通，將輸出電壓uY鉗位在0V，從而使輸入端與高電平3V相連的二極管因反偏而截止。綜上所述，由輸入電壓uA、uB的不同組合，可得到不同的輸出電壓uY，列于表9.1。由表可知，如果將輸入電壓看作“條件”，輸出電壓看作“結(jié)果”，那么當(dāng)“條件”具備時，“結(jié)果”就會發(fā)生，即輸出和輸入之間存在一定的因果關(guān)系（邏輯關(guān)系）。對于表9.1，只有當(dāng)輸入全部為高電平時，輸出才是高電平；只要有一個輸入為低電平，輸出便為低電平。這在邏輯關(guān)系上稱為“與”邏輯，因此圖9－1所示的電路被稱為二極管“與”門電路。表9.1圖9-1電路的電平表uA／VuB/VuY/V000330330003

2.二極管“或”門參見圖9－2，二極管VD1、VD2均為理想二極管。和“與”門電路的分析類似，將輸入電壓uA、uB所有可能的取值進行組合，得到相應(yīng)的輸出電壓uY，列于表9.2。由表可知，僅當(dāng)輸入全部為低電平時，輸出才是低電平；只要有一個輸入為高電平，輸出便為高電平。這在邏輯關(guān)系上稱為“或”邏輯，圖9－2所示的電路被稱為二極管“或”門電路。圖9－2二極管“或”門電路uA/VuB/VuY/V000330330333表9.2圖9-2電路的電平表

可見，二極管門電路是利用二極管的單向?qū)щ娦詫崿F(xiàn)所需要的邏輯關(guān)系的。二極管的作用就相當(dāng)于一個開關(guān)，正向?qū)〞r，開關(guān)閉合，將與之相連的輸入端信號傳至輸出端；反向截止時，開關(guān)斷開，將與之相連的輸入端信號與輸出端相隔離。所以，通常將這類二極管稱為開關(guān)二極管，將這類電路稱為開關(guān)電路。圖9-3二極管的開關(guān)過程可以設(shè)想，如果輸入電壓是正、負交變的脈沖信號，則二極管的工作狀態(tài)將在導(dǎo)通和截止之間來回轉(zhuǎn)換，當(dāng)轉(zhuǎn)換頻率很高時，就不能忽視轉(zhuǎn)換過程所需要的時間。因此開關(guān)二極管存在最高工作頻率fM的限制，超過此值，由于PN結(jié)的電容效應(yīng)，電路將無法正常工作。參見圖9－3。若二極管為理想開關(guān)，則其開關(guān)電流iD的波形應(yīng)如圖（a）所示，即開關(guān)從接通到斷開，或從斷開到接通，均不需要時間。但實際上iD的波形卻如圖（b）所示，當(dāng)二極管由截止轉(zhuǎn)為導(dǎo)通時，需經(jīng)過開通時間ton，相反由導(dǎo)通轉(zhuǎn)為截止時，則需經(jīng)過關(guān)斷時間toff（又稱反向恢復(fù)時間）。這是因為，當(dāng)二極管由反向偏置轉(zhuǎn)為正向偏置時，其內(nèi)部需經(jīng)過空間電荷區(qū)變窄（即勢壘電容放電）以及P區(qū)和N區(qū)非平衡少子數(shù)量增加（即擴散電容充電）這兩個過程后，二極管才能由截止轉(zhuǎn)為導(dǎo)通，兩個過程所需要的時間之和就是二極管的開通時間ton；反之，當(dāng)二極管由正向偏置轉(zhuǎn)為反向偏置時，其內(nèi)部亦需經(jīng)過P區(qū)和N區(qū)所存儲的非平衡少子的消散（即擴散電容放電）以及空間電荷區(qū)變寬（即勢壘電容充電）兩個過程后，二極管才能由導(dǎo)通轉(zhuǎn)為截止，這兩個過程所需要的時間之和就是二極管的關(guān)斷時間toff。分析表明，二極管的關(guān)斷時間toff一般為納秒級，是影響二極管開關(guān)速度的主要因素；與關(guān)斷時間相比，開通時間ton要短得多，一般情況下可忽略不計。在工作速度要求較高的場合，常采用肖特基勢壘二極管（SBD）。這種二極管的內(nèi)部是一個金屬－半導(dǎo)體結(jié)，因而導(dǎo)通時幾乎沒有電荷存儲效應(yīng)，開關(guān)時間很短，約0.1ns。另外它的開啟電壓較低，導(dǎo)通壓降約為0.35V（一般硅二極管的導(dǎo)通壓降約為0.7V）。由于這些特點，SBD能夠有效地提高電路的開關(guān)速度。肖特基勢壘二極管的電路符號如圖9－4所示，箭頭一側(cè)代表金屬，作為陽極；S狀線段代表N型半導(dǎo)體，作為陰極。圖9－4肖特基勢壘二極管

3. 三極管“非”門參見圖9－5（a）所示三極管電路。設(shè)β＝80，UCC＝12V，Rb＝30kΩ，Rc＝5kΩ。輸入電壓uA分高電平3V和低電平0V兩種情況。當(dāng)uA＝0V時，三極管的發(fā)射結(jié)零偏，基極電流iB為零。若穿透電流可忽略不計，則集電極電流iC也近似為零，三極管處于截止?fàn)顟B(tài)，三個電極b、c、e如同斷開的開關(guān)一樣，等效電路如圖（b）所示，故輸出電壓uY≈UCC＝12V。圖9－5三極管“非”門(a)電路；(b)截止?fàn)顟B(tài)等效電路；(c)飽和狀態(tài)等效電路當(dāng)uA＝3V時，三極管的發(fā)射結(jié)正偏，取uBE＝0.7V，則基極電流為集電極電流為由于管壓降uCE小于臨界飽和管壓降UCES（0.3V），說明集電結(jié)也正偏，由此可判斷出三極管已處于飽和狀態(tài)。另一種判斷方法是，先求出三極管臨界飽和時的集電極和基極電流，即（9－1）而前已求得uA等于3V時的三極管實際基極電流iB為77

A，與式（9—2）相比較，可知iB＞IBS，故三極管處于飽和狀態(tài)。由于飽和管壓降很小，三極管的c、e近似短路，相當(dāng)于開關(guān)閉合，等效電路如圖（c）所示，此時的輸出電壓uY≈0V。綜上所述，圖9—5（a）電路能夠?qū)崿F(xiàn)高低電平的相互轉(zhuǎn)換，當(dāng)輸入為高電平時，輸出為低電平；而輸入為低電平時，輸出則為高電平。這在邏輯關(guān)系上稱為“非”邏輯，圖9—5（a）電路稱為三極管“非”門電路。又因輸入、輸出電壓波形的相位相反，所以也稱反相器。習(xí)慣上，將三極管的截止?fàn)顟B(tài)稱為“關(guān)”，飽和狀態(tài)稱為“開”，故圖9—5（a）電路中的三極管稱為開關(guān)三極管。與開關(guān)二極管類似，開關(guān)三極管在開關(guān)過程中也存在電容效應(yīng)，同樣需要轉(zhuǎn)換時間。圖9—5（a）電路中輸入電壓uA和相應(yīng)集電極電流iC的波形如圖9—6所示。當(dāng)uA由低電平0V跳到高電平3V時，三極管由截止轉(zhuǎn)為飽和導(dǎo)通，其間經(jīng)歷的時間稱為開通時間ton；當(dāng)uA由高電平3V跳到低電平0V時，三極管由飽和導(dǎo)通轉(zhuǎn)為截止，其間經(jīng)歷的時間稱為關(guān)斷時間toff。圖9－6三極管的開關(guān)電流波形圖9－7肖特基三極管一般情況下，關(guān)斷時間toff大于開通時間ton，所以減少三極管飽和導(dǎo)通時基區(qū)存儲電荷的數(shù)量，即降低飽和深度，盡可能加速存儲電荷的消散速度，是提高三極管開關(guān)速度的關(guān)鍵。在工作速度要求高的場合，常使用肖特基抗飽和三極管，如圖9—7所示。就是在普通三極管的基極b和集電極c之間跨接一個肖特基勢壘二極管VD，當(dāng)三極管處于截止或放大狀態(tài)時，集電結(jié)反偏，故VD截止，不會影響到三極管的基極電流；當(dāng)三極管進入飽和狀態(tài)即集電結(jié)由反偏轉(zhuǎn)為正偏時，一旦達到VD的開啟電壓0.35V，VD就導(dǎo)通，對三極管的基極電流起到分流作用，從而有效減輕三極管的飽和程度，大大提高了三極管的開關(guān)速度。由圖可見，當(dāng)VD導(dǎo)通后，集電結(jié)上的壓降uBC就被鉗制在0.35V，若取uBE＝0.7V，則管壓降uCE也為0.35V。9.1.2復(fù)合門電路與門、或門和非門都屬于基本門電路，由這些基本門電路可以構(gòu)成其他多種復(fù)合門電路，如與非門、或非門等。在小規(guī)模集成電路中，以與非門的使用最為常見；而在大規(guī)模集成電路中，則是或非門的應(yīng)用比較普遍。表9.3列出了幾種常見門電路的邏輯符號（現(xiàn)行國家標(biāo)準(zhǔn)電氣圖用圖形符號GB4728.12—85）和功能說明。表9.３幾種常見門電路9.2集成TTL門電路9.2.1集成TTL門電路的工作原理

1.TTL系列簡介

TTL電路即三極管-三極管邏輯電路，因輸入級和輸出級均采用三極管而得名。TTL電路自1963年面世后，就朝著高速和低功耗兩個方向發(fā)展，先后出現(xiàn)了H系列（高速系列）、S系列（肖特基系列）、AS系列（先進肖特基系列）、L系列（低功耗系列）、LS系列（低功耗肖特基系列）以及ALS系列（先進低功耗肖特基系列）等。通?！?4”開頭的為軍用產(chǎn)品，以“74”開頭的為民用或工業(yè)產(chǎn)品，同一電路在這兩種系列中序號相同，只是54系列器件的性能、可靠性和工作溫度范圍等均優(yōu)于74系列。這里僅介紹典型TTL結(jié)構(gòu)的74系列和74LS系列。

1.74系列

以圖9－8（a）所示的與非門7400為例，它包括輸入級、中間級和輸出級三部分。圖9-8與非門7400（1）輸入電壓uA、uB、uC至少有一個為低電平0.3V。(9-3)圖9-97400“輸入有低”時的工作情況(a)電路工作情況；(b)輸出端等效電路

（2）輸入電壓uA、uB、uc全為高電平3.6V。圖9-107400“輸入全高”時的工作情況

綜上所述，圖9-8(a)電路“輸入有低電平時，輸出為高電平；輸入全高電平時，輸出為低電平”，即Y=AB，為與非門。（1）輸入級采用多發(fā)射極三極管V1可加快V2由飽和變?yōu)榻刂沟倪^程，提高了電路工作速度。這是因為當(dāng)輸入端全部為高電平時，V2、V5飽和；而當(dāng)輸入端有一個（或幾個）突然變?yōu)榈碗娖綍r，V1管與該輸入端相連的發(fā)射結(jié)立即由截止變?yōu)閷?dǎo)通，V1將產(chǎn)生集電極電流，電流方向由V2的基極流出。由于這個反向電流的作用，V2將迅速由飽和變?yōu)榻刂?，V2的迅速截止又使V4很快導(dǎo)通，V5很快截止。而且，V4導(dǎo)通還可以為負載電容（包括外接負載電容以及電路的分布電容等）提供較大的充電電流，使輸出很快由低電平變?yōu)楦唠娖?。?）輸出級的V4和V5管總是處于相反的工作狀態(tài)（即V4導(dǎo)通時，V5截止，而V4截止時，V5飽和導(dǎo)通），這種形式的電路輸出稱為推拉式輸出。推拉式輸出可有效降低輸出級的靜態(tài)功耗，提高電路的帶負載能力和工作速度，因而在集成門電路中被普遍采用。

2.74LS系列以圖9－11所示的與非門74LS00為例。與74系列相比，74LS系列在功耗和速度兩方面都作了改進。首先電阻取值比74系列大得多以降低功耗；其次在74LS00中大量采用肖特基勢壘二極管和肖特基抗飽和三極管，例如圖9－11電路中凡是需要工作在飽和區(qū)的三極管，即V2、V3、V5、V6都采用了肖特基抗飽和三極管，以使這些管子進入飽和區(qū)時的飽和深度降低，提高開關(guān)速度；增加由Rb、Rc、V6組成的有源泄放網(wǎng)絡(luò)，縮短V2、V5由飽和轉(zhuǎn)為截止所需要的時間，提高開關(guān)速度；采用由V3、V4構(gòu)成的復(fù)合管，以利于提高驅(qū)動能力；增加肖特基勢壘二極管VD3、VD4，使輸出電平發(fā)生負跳變時，加速輸出端負載電容的放電過程。由圖可見，如果將有源泄放網(wǎng)絡(luò)（Rb、Rc、V6）視為V2的發(fā)射極等效電阻，再去掉VD3、VD4，那么74LS00與7400的工作原理類似，現(xiàn)簡述如下。圖9-1174LS00與非門9.2.2集成TTL門電路的主要特性與參數(shù)

1.電壓傳輸特性門電路的電壓傳輸特性是指輸出電壓uo相對于某一個輸入電壓ui的轉(zhuǎn)換關(guān)系。這個關(guān)系對其他輸入端也是適用的。以TTL與非門為例，就是令其中的一個輸入端處于工作狀態(tài)，輸入電壓由低到高逐漸增大，而其余輸入端始終接高電平，由此得到的電壓傳輸特性曲線如圖9－12所示。由圖可見：圖9－12TTL與非門的電壓傳輸特性曲線

（1）當(dāng)輸入為低電平時，輸出為高電平；輸入為高電平時，輸出為低電平。目前TTL門電路所用電源均為+5V，所以輸出高電平的標(biāo)準(zhǔn)值UOH通常為3.6V，輸出低電平的標(biāo)準(zhǔn)值UOL通常為0.3V。（2）在實際使用中，往往習(xí)慣用邏輯1指高電平，邏輯0指低電平（注意這里的“1”和“0”沒有大小之分，僅僅表示高、低電平兩種相反的邏輯狀態(tài)）。為此，當(dāng)輸出高電平時，為了確保邏輯1狀態(tài)，規(guī)定輸出高電平的最小值為UOHmin，即只要輸出電壓uo≥UOHmin，就可認(rèn)為是高電平；當(dāng)輸出低電平時，為了確保邏輯0狀態(tài)，規(guī)定輸出低電平的最大值為UOLmax，即只要輸出電壓uo≤UOLmax，就可認(rèn)為是低電平。（3）對應(yīng)于輸出電壓為UOHmin（即電路為關(guān)門狀態(tài)）時的輸入電壓ui，記作輸入低電平最大值UILmax，又稱關(guān)門電平Uoff，意為能夠保證電路處于關(guān)門狀態(tài)的最大輸入低電平。對應(yīng)于輸出電壓為UOLmax（即電路為開門狀態(tài)）時的輸入電壓ui，記作輸入高電平最小值UIHmin，又稱開門電平Uon，意為能夠保證電路處于開門狀態(tài)的最小輸入高電平。（4）有時為了分析問題方便，常假定門電路是理想的，即傳輸特性曲線上的轉(zhuǎn)折部分是一條直線，則當(dāng)輸出電壓由高電平跳變?yōu)榈碗娖綍r，相應(yīng)的輸入電壓稱為閾值電平UT。近似估算中，可以認(rèn)為當(dāng)ui＞UT時，電路就“開門”，輸出低電平；當(dāng)ui＜UT時，電路就“關(guān)門”，輸出高電平。因此，UT對應(yīng)于輸出高、低電平的分界線，即V5管截止與導(dǎo)通飽和的分界線。對于74LS00（參見圖9－11），其閾值電平就是當(dāng)V5管導(dǎo)通飽和時的輸入電壓，此時up＝1.4V，故UT＝1.4V-0.35V＝1.05V。同理可得圖9－8（a）與非門7400電路的UT為1.4V。

2.抗干擾能力當(dāng)有噪聲電壓疊加到輸入信號的高、低電平上時，只要噪聲電壓的幅度在允許的范圍內(nèi)，就不會影響到輸出電壓的邏輯1或邏輯0狀態(tài)，這就是門電路的抗干擾能力。表征抗干擾能力的參數(shù)是噪聲容限。在TTL門驅(qū)動TTL門的條件下，對后級門來說，噪聲電壓分兩種情況：輸入高電平時，允許有一定程度的負向干擾，為此允許疊加的高電平噪聲容限為UNH＝UOHmin-UIHmin

（9－4）輸入為低電平時，允許有一定程度的正向干擾，為此允許疊加的低電平噪聲容限為UNL＝UILmax-UOLmax

（9－5）也就是說，只要后級門輸入高電平時的負向干擾幅度在UNH以內(nèi)，或者輸入低電平時的正向干擾幅度在UNL以內(nèi)，就不會影響到輸出電壓的正常邏輯狀態(tài)。兩種噪聲容限也可從圖9－12得出。噪聲容限越大，電路的抗干擾能力越強。

3.帶負載能力門電路的輸出一般都要與其他邏輯電路的輸入相連或驅(qū)動其他執(zhí)行機構(gòu)，即所謂帶負載。負載不能超出允許值，必須以不影響門電路輸出電壓的正常邏輯狀態(tài)為限，這就是門電路的帶負載能力。以一個74LS00驅(qū)動多個74LS00為例，前級門稱為驅(qū)動門，后級門稱為負載門。1）輸出高電平電流IOH

參見圖9－13，驅(qū)動門輸出高電平UOH時的輸出電流稱為輸出高電平電流IOH，此時V3、V4導(dǎo)通，V5截止。對驅(qū)動門來說，由于IOH是從Y端向外拉的，故又稱拉電流。IOH不能過大，否則R2上壓降增大，輸出電壓uY（高電平）隨之下降，最終無法維持邏輯1狀態(tài)。在保證uY≥UOHmin的前提下，允許負載拉出Y端的最大電流值稱為帶拉電流負載能力，記作IOHmax。圖9－13驅(qū)動門輸出高電平

2）輸入高電平電流IIH

圖9－13中，當(dāng)驅(qū)動門輸出高電平UOH時，對負載門來說，有電流流進其輸入端，稱為輸入高電平電流IIH+IIH′+…。實際使用時，IIH+IIH′+…就是流出前級門電路的拉電流負載，將直接影響前級門電路所能驅(qū)動負載門的個數(shù)。

3）輸出低電平電流IOL

參見圖9－14，驅(qū)動門輸出低電平UOL時的輸出電流稱為輸出低電平電流IOL，此時V4截止，V5深度飽和。對驅(qū)動門來說，由于IOL是從Y端向里灌的，故又稱灌電流。IOL同樣不能過大，因為IOL形成V5的集電極電流，其值過大就會破壞V5的飽和條件，使uY（低電平）的數(shù)值增大，最終無法維持邏輯0狀態(tài)。在保證uY≤UOLmax的前提下，允許負載灌入Y端的最大電流值稱為[HTH]帶灌電流負載能力，記作IOLmax。

4）輸入低電平電流IIL

圖9－14中，當(dāng)驅(qū)動門輸出低電平UOL時，對負載門來說，有電流流出其輸入端，稱為輸入低電平電流IIL+

IIL′

+…。實際使用時，IIL+IIL′+…就是前級門電路的灌電流負載，同樣影響前級門電路所能驅(qū)動負載門的個數(shù)。應(yīng)當(dāng)指出，TTL電路的帶灌電流負載能力遠大于帶拉電流負載能力，當(dāng)用TTL電路驅(qū)動非TTL負載時，應(yīng)特別予以注意。圖9－14驅(qū)動門輸出低電平

5）扇出系數(shù)No

扇出系數(shù)是指一個門電路輸出端能夠驅(qū)動同類門電路的最大數(shù)目。例如對TTL與非門來說，綜合考慮灌電流和拉電流的負載能力，一般要求No≥8，即TTL與非門至少能驅(qū)動8個同類門電路。扇出系數(shù)是小規(guī)模集成電路中很重要的參數(shù)，但在大規(guī)模集成電路中很少使用。

4.開關(guān)速度

參見圖9－15，當(dāng)TTL與非門輸入方波信號ui時，其輸出信號uo不能馬上響應(yīng)輸入變化，而是需要一段時間的延遲。圖中從輸入波形上升沿中點到輸出波形下降沿中點之間的延遲時間稱為導(dǎo)通延遲時間tpd1，從輸入波形下降沿中點到輸出波形上升沿中點之間的延遲時間稱為截止延遲時間tpd2，平均傳輸延遲時間tpd定義為（9－6）圖9－15

TTL門電路的傳輸延遲時間9.2.3其他類型的集成TTL門電路普通TTL門均為推拉式輸出，這種輸出形式不允許兩個門的輸出端直接連接在一起使用。否則如圖9－16所示，當(dāng)一個門輸出高電平，另一個門輸出低電平（圖中G1門輸出高電平，G2門輸出低電平）時，由于TTL門電路的輸出電阻很低（僅有幾歐或幾十歐），則電源與地之間會通過一個很大的電流，這個電流將抬高G2門的輸出低電平值，導(dǎo)致邏輯功能混亂，并有可能因功耗過大而損壞器件。圖9－16普通TTL門電路輸出端直接相連

1.集電極開路門圖9－17兩個OC門實現(xiàn)“線與”(a)兩個OC門實現(xiàn)“線與”電路圖；(b)OC與非門邏輯符號集電極開路門簡稱OC門，圖9－17（a）畫出了兩個OC門Y1、Y2。以Y1為例，該OC門可以看成是圖9－8（a）的與非門7400移去了R4、V4和VD，再外接電源UCC′和電阻Rc而成。當(dāng)輸入電壓uA、uB至少有一個為低電平0.3V時，V2、V5均截止，Y1輸出高電平；當(dāng)輸入電壓uA、uB全為高電平3.6V時，V2、V5飽和導(dǎo)通，uY1≈0，Y1輸出低電平?？梢?，改動之后的Y1仍為與非門，但因V5的集電極開路，故稱OC與非門，其邏輯符號如圖（b）所示。同理可證Y2。圖（a）中Y1、Y2直接相連后作為電路的輸出Y。由圖可見，只要兩個OC門中有一個門的輸出管V5(V5′)飽和導(dǎo)通，Y就輸出低電平，且外接電阻Rc的阻值越大，V5(V5′)管的飽和程度就越深，輸出的低電平也就越低。只有兩個OC門的輸出管V5(V5′)均截止，Y才輸出高電平，此時若外接負載電阻RL，設(shè)負載電流為iL，則輸出電壓

uY≈U

CC―iLRc

（9－7）可見Rc的阻值越小，輸出的高電平越高。由此可得出兩個結(jié)論：（1）Y和Y1、Y2之間為“與”邏輯關(guān)系，電路通過Y1、Y2的短接實現(xiàn)了“與”運算，相當(dāng)于Y1、Y2后接了一個虛擬的“與”門，這種實現(xiàn)“與”邏輯的方式稱為線與（Wire－AND）。（2）為了使輸出的高、低電平符合要求，必須選擇合適的Rc阻值。可以證明，圖（a）電路中的總輸出Y與輸入A、B、C、D之間為“與或非”邏輯，用OC門實現(xiàn)“與或非”功能要比用其他門的成本低。由于OC門輸出的高電平值近似等于外接電源電壓UCC′

，因此OC門也常用作接口電路，實現(xiàn)邏輯電平的轉(zhuǎn)換，其中輸出管V5(V5′)采用高反壓管，耐壓可達30V以上。除此之外，OC門還能實現(xiàn)多路信號在總線上的分時傳輸、驅(qū)動顯示器件和執(zhí)行機構(gòu)等。OC門的缺點是開關(guān)速度不夠高，帶負載能力也不如普通TTL門。

2.三態(tài)門三態(tài)門簡稱TSL門，顧名思義，三態(tài)門具有三種輸出狀態(tài)：高電平態(tài)、低電平態(tài)和高阻態(tài)。圖9－18（a）所示為74系列的三態(tài)與非門電路，與圖9－8（a）的與非門7400相比，它增加了兩級非門和一個二極管VD′，EN為控制端，A、B為信號輸入端。圖9－18三態(tài)與非門(a)電路結(jié)構(gòu)；(b)控制端高電平有效的三態(tài)門；(c)控制端低電平有效的三態(tài)門當(dāng)EN為高電平3.6V時，經(jīng)兩級非門后，up＝3.6V，VD′因反偏而截止，電路可正常實現(xiàn)與非邏輯。此時Y端有高、低電平兩種可能的輸出狀態(tài)，究竟處于何種狀態(tài)要視A、B的輸入而定。當(dāng)EN為低電平0.3V時，經(jīng)兩級非門后，up＝0.3V，故VD′導(dǎo)通，將V4的基極電位鉗位在ub4＝0.3V＋0.7V＝1V，使V4、VD截止。同時V1管的基極電位也被鉗位在ub1＝0.3V＋0.7V＝1V，故V2、V5截止。由于V4、V5同時截止，這時從Y端向里看，上、下兩條支路都不通，電路像斷開一樣，輸出既不是高電平，也不是低電平，而是呈高阻狀態(tài)。高阻態(tài)并不是一種邏輯狀態(tài)，它只是表示輸出端與負載斷開，兩者之間不存在任何聯(lián)系。圖9－19利用三態(tài)門構(gòu)成數(shù)據(jù)總線由于電路在EN為邏輯1時正常工作，輸出高、低兩種電平，在EN為邏輯0時呈高阻，故稱控制端高電平有效的三態(tài)與非門，圖（b）是它的邏輯符號。圖（c）則表示控制端低電平有效的三態(tài)與非門，即EN為邏輯0時正常工作，EN為邏輯1時呈高阻。目前廣泛使用三態(tài)門構(gòu)成數(shù)據(jù)總線。圖9－19所示為8位數(shù)據(jù)總線實例，8路信號A7、A6、…、A0通過8個三態(tài)門送入數(shù)據(jù)總線，某一時刻，哪路信號送入總線，由相應(yīng)三態(tài)門的控制端控制，從而實現(xiàn)分時傳送不同的數(shù)據(jù)。與利用OC門構(gòu)成數(shù)據(jù)總線相比，三態(tài)門無需外接電源UCC′和電阻Rc，并且它的負載能力和工作速度都高于OC門。 9.3集成CMOS門電路

MOS集成電路全部由MOS管組成，與雙極型集成電路相比較，MOS集成電路具有制造工藝簡單、集成度高、功耗低等優(yōu)點，特別適于制造大規(guī)模集成電路，MOS集成電路的主要缺點是工作速度比較低。

MOS集成電路中，主要使用增強型MOS管，這是因為增強型MOS管在柵源電壓ugs＝0時管子截止，構(gòu)成電路十分方便，而耗盡型MOS管在ugs＝0時已形成導(dǎo)電溝道，有較大的導(dǎo)通電流，存在一定的功耗，故一般不采用。增強型MOS管分N溝道和P溝道兩種，相應(yīng)構(gòu)成NMOS和PMOS集成電路。PMOS集成電路問世較早，但由于開關(guān)速度低，故現(xiàn)已很少使用。NMOS的開關(guān)速度較PMOS高，使用正電源且電源電壓較低，故仍在使用中。后發(fā)展起來的互補對稱式MOS電路，簡稱CMOS電路，是由P溝道MOS管和N溝道MOS管配對組成的，由于其靜態(tài)功耗極低、電源電壓范圍寬、抗干擾能力強、開關(guān)速度高（可接近TTL電路）而被廣泛采用，目前已成為集成電路技術(shù)的主流。

CMOS電路包括低速CC4000、高速54/74HC（HCT）、新型高速54/74AC（ACT）、超高速54/74AHC（AHCT）以及高速Bi－CMOS系列等，括號中系列表示與TTL電路兼容。由于54/74HC（HCT）的形成和發(fā)展遠早于其他高速系列，因此品種最為豐富齊全，其電源電壓為2～6V，開關(guān)速度與基本TTL門電路相當(dāng)，且功耗很低，是當(dāng)前流行的高速CMOS系列。9.3.1

CMOS反相器

CMOS電路的基本單元是反相器。參見圖9－20，V1為N溝道增強型MOS管，V2為P溝道增強型MOS管，兩管的柵極相連作為輸入端A，漏極相連作為輸出端Y。V2的源極s2接電源電壓UDD，V1的源極s1接地。設(shè)V1管的開啟電壓為UGS（th）1（正值），V2管的開啟電壓為UGS（th）2（負值），且UDD＞UGS（th）1＋|UGS（th）2|。圖9－20

CMOS反相器圖9-21CMOS與非門

2.CMOS或非門

CMOS或非門電路如圖9－22所示。由圖可見，與與非門電路的組成相反，此時兩個N溝道MOS管并接，兩個P溝道增強型MOS管串接。分析工作原理可知，電路“輸入全低，輸出為高；輸入有高，輸出為低”，實現(xiàn)“或非”邏輯。圖9－22

CMOS或非門9.3.3

CMOS傳輸門和雙向模擬開關(guān)

CMOS傳輸門能夠?qū)崿F(xiàn)信號的可控傳輸。它由參數(shù)對稱的N溝道MOS管V1和P溝道MOS管V2并接而成，如圖9－23（a）所示。A為輸入端，接V1、V2的源極；B為輸出端，接V1、V2的漏極；EN和EN為互補控制端，其高、低電平分別為UDD和0V。設(shè)V1管的開啟電壓為UGS（th）1（正值），V2管的開啟電壓為UGS（th）2（負值），且UDD＞UGS（th）1＋|UGS（th）2|。圖9－23

CMOS傳輸門

(a)電路；(b)邏輯符號（9－8）即A端信號傳輸?shù)搅薆端，A、B之間相當(dāng)于開關(guān)閉合。綜上所述，傳輸門在控制信號的作用下，可以對0～UDD范圍內(nèi)的任意模擬信號進行傳輸，當(dāng)然也可以傳輸高、低電平的數(shù)字信號，圖（b）為傳輸門的邏輯符號。由于MOS管的源極和漏極在結(jié)構(gòu)上是對稱的，源極和漏極可以互換使用，因此A、B兩個端子也可以互換，即信號可從A傳輸至B，也可從B傳輸至A。

CMOS傳輸門和一個CMOS反相器組合起來就稱為模擬開關(guān)，如圖9－24所示。和CMOS傳輸門一樣，模擬開關(guān)也是雙向器件。集成CMOS模擬開關(guān)有CC4016、CC4066、C544等。例如CC4066為四通道雙向模擬開關(guān)，當(dāng)電源電壓UDD＝15V時，其導(dǎo)通內(nèi)阻的典型值為60Ω，因此為使電路具有良好的傳輸特性，通常令負載電阻大于10kΩ。圖9－24

CMOS雙向模擬開關(guān)(a)電路；(b)邏輯符號9.3.4

CMOS三態(tài)門和OD門

1. 三態(tài)門

CMOS三態(tài)門的電路結(jié)構(gòu)如圖9－25、圖9－26所示。以圖9－25為例，當(dāng)控制端EN為低電平0V時，附加管V1′、V2′同時導(dǎo)通，由V1、V2組成的CMOS反相器正常工作，輸出高、低電平；當(dāng)EN為高電平UDD時，V1′、V2′同時截止，從輸出端Y向里看，上、下兩條支路都不通，電路像斷開一樣，呈高阻狀態(tài)。圖9－25低電平有效的CMOS三態(tài)非門圖9－26其他常用的CMOS三態(tài)門電路結(jié)構(gòu)(a)用與非門控制；(b)用CMOS模擬開關(guān)控制

2.漏極開路門漏極開路門簡稱OD門，圖9－27所示為OD與門。圖中V5為漏極開路的N溝道MOS管，使用時需外接電源電壓U′DD和負載電阻Rd，UDD′、Rd和V5共同構(gòu)成NMOS反相器。NMOS反相器的工作原理與三極管反相器類同，當(dāng)輸入信號ug5為低電平（小于V5的開啟電壓）時，V5截止，Y輸出高電平，即uY≈U

DD′；當(dāng)輸入電壓ug5為高電平（大于V5的開啟電壓）時，V5導(dǎo)通，漏源之間呈低阻，Y輸出低電平，即u

Y≈0V。而位于NMOS反相器之前的V1、V2、V3、V4共同組成CMOS與非門，故整個電路實現(xiàn)“與”邏輯。圖9－27

OD與門9.3.5

Bi－CMOS電路

Bi－CMOS是雙極型CMOS電路的簡稱，是一種具有良好應(yīng)用前景且日漸成熟的新型集成電路。TTL電路工作速度高，驅(qū)動能力強，而CMOS電路功耗低，噪聲容限大，抗干擾能力強。如果能將兩者的優(yōu)點結(jié)合在一起，就會出現(xiàn)更好的電路系列，Bi－CMOS就是實現(xiàn)這一設(shè)想的新型電路系列。以Bi－CMOS反相器為例，如圖9－28所示。當(dāng)輸入電壓uA為高電平時，V1、V4、V5截止，V2、V3、V6導(dǎo)通，Y端輸出低電平；當(dāng)uA為低電平時，V2、V3、V6截止，V1、V4、V5導(dǎo)通，Y端輸出高電平。因此，電路實現(xiàn)“非”邏輯。其中V2、V4可用來代替負載電阻，稱為負載管，其作用是加快V5、V6的截止過程，同時降低電路功耗；而V5和V6的導(dǎo)通內(nèi)阻很小，因而負載電容的充放電時間很短，電路的傳輸延遲時間小，工作速度快。圖9－28

Bi－CMOS反相器可見，Bi－CMOS的輸入級和內(nèi)部電路為CMOS電路，輸出級為TTL電路。這樣的組合形式兼有CMOS和TTL兩者的優(yōu)點，綜合性能好，具備低功耗、高噪聲容限、強驅(qū)動和高速度的全面優(yōu)勢，而且由于它采用了常規(guī)的CMOS和TTL兼容的制造工藝，所以并不明顯提高制造費用。現(xiàn)有的高速Bi－CMOS電路系列與已有的CMOS、TTL電路同型系列兼容，它有足夠的電流驅(qū)動能力，可以驅(qū)動常用的各種總線系統(tǒng)。在低頻段，其功耗電流介于CMOS和LSTTL之間，且明顯低于LSTTL；在高頻段，其功耗電流不僅低于LSTTL，而且低于CMOS中的新型高速AC（ACT）系列。

9.4集成門電路的使用

1.多余輸入端的處理實際應(yīng)用中，為保證正確的邏輯關(guān)系，使電路穩(wěn)定可靠地工作，通常把多余輸入端做以下兩種處理：（1）對與非門電路，應(yīng)將多余輸入端接正電源UCC或UDD，或與其中一個有用端并聯(lián)使用（前提是不超出前級門的扇出能力），如圖9－29所示。一般來說，多余輸入端不應(yīng)懸空，因為對TTL集成門來說，雖然懸空相當(dāng)于高電平，但會引入干擾信號，導(dǎo)致工作不穩(wěn)定。而對CMOS集成門來說，懸空不但會引入干擾信號，而且懸空端相當(dāng)于0V電位，相應(yīng)MOS管會截止，電路正常的邏輯關(guān)系遭到破壞。圖9－29與非門多余輸入端的處理(a)多余端接正電源；(b)與有用端并接（2）對于或非門電路，應(yīng)將多余輸入端接地，或與其中一個有用端并聯(lián)使用（前提是不超出前級門的扇出能力），如圖9－30所示。圖9－30或非門多余輸入端的處理(a)多余端接地；(b)與有用端并接

2.開門電阻Ron和關(guān)門電阻Roff

實際使用TTL門電路時，常遇到輸入端接一個電阻R到地的情況，那么該輸入端到底輸入的是高電平還是低電平？此時應(yīng)分析接地電阻R的大小。以TTL與非門為例。其輸入級有如圖9－8（a）所示的7400和如圖9－11所示的74LS00兩種結(jié)構(gòu)形式，它們的某個輸入端接電阻R到地后，如圖9－31所示。當(dāng)R的阻值為∞，即輸入端懸空時，相當(dāng)于輸入高電平，此時電路“開門”，輸出低電平。事實上，為達到此效果，R不必為∞，只要R≥Ron，就能夠保證R上的電位達到能夠保證電路處于開門狀態(tài)的最小輸入高電平即開門電平Uon，電路已經(jīng)“開門”了，故稱Ron為開門電阻；相反，當(dāng)R的阻值為零時，相當(dāng)于輸入低電平0V，此時電路“關(guān)門”，輸出高電平。事實上，為達到此效果，R不必為零，只要R≤Roff，就能夠保證R上的