《Verilog HDL數(shù)字設(shè)計(jì)實(shí)訓(xùn)教程》課件第4章 NiosII處理器實(shí)訓(xùn)項(xiàng)目

第1章VerilogHDL數(shù)字設(shè)計(jì)實(shí)訓(xùn)基礎(chǔ)第2章接口類實(shí)訓(xùn)項(xiàng)目第3章數(shù)字系統(tǒng)應(yīng)用類實(shí)訓(xùn)項(xiàng)目第4章NiosII處理器實(shí)訓(xùn)項(xiàng)目第4章NiosII處理器實(shí)訓(xùn)項(xiàng)目4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程4.2基于NiosII處理器的PIO核的應(yīng)用4.3基于NiosII處理器的UART核的應(yīng)用4.4小結(jié)4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

1.NiosII處理器簡介

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

1.NiosII處理器簡介

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

1.NiosII處理器簡介

圖4-1Nios?Ⅱ系統(tǒng)軟、硬件開發(fā)流程4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-2新建工程4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-3添加源文件4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-4FPGA器件選擇4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-5第三方EDA工具選擇4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-6新建工程完成4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-7選擇SOPCBuilder菜單項(xiàng)

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-8新建一個(gè)NiosII系統(tǒng)4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-9系統(tǒng)時(shí)鐘設(shè)置4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-10添加NiosII處理器4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-11NiosII處理器設(shè)置

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-12添加處理器后的SOPCbuilder界面4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-13添加片上RAM

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-14片上RAM設(shè)置4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-15添加JTAGUART外設(shè)

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-16JTAGUART——Sminulation設(shè)置4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-17NiosII處理器結(jié)構(gòu)4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-18設(shè)置處理器復(fù)位地址和異常地址4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-19重分配基地址和中斷號

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-20NiosII處理器結(jié)構(gòu)（重新分配基地址和中斷號）

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-21建立原理圖文件

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-22添加nios_processor

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-23原理圖界面4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-24創(chuàng)建新的宏功能模塊

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-25添加PLL模塊4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-26PLL輸入頻率設(shè)置4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-27PLL可選信號設(shè)置4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-28PLL輸出頻率設(shè)置4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-29修改元件屬性4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-30修改元件屬性后的原理圖4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-31引腳鎖定4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

2.NiosII硬件環(huán)境的搭建

圖4-32將程序下載到FPGA4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

3.NiosII軟件設(shè)計(jì)圖4-33設(shè)置NiosII軟件存放目錄4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

3.NiosII軟件設(shè)計(jì)

圖4-34新建NiosII工程4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

3.NiosII軟件設(shè)計(jì)

圖4-35NiosII工程設(shè)置

4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

3.NiosII軟件設(shè)計(jì)

圖4-36編譯后的報(bào)錯(cuò)信息4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

3.NiosII軟件設(shè)計(jì)

圖4-37工程優(yōu)化界面4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

3.NiosII軟件設(shè)計(jì)

圖4-38新建硬件運(yùn)行實(shí)例4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

3.NiosII軟件設(shè)計(jì)

圖4-39運(yùn)行配置選項(xiàng)4.1基于NiosII系統(tǒng)的設(shè)計(jì)流程

3.NiosII軟件設(shè)計(jì)

圖4-40NiosII系統(tǒng)運(yùn)行結(jié)果

4.2基于NiosII處理器的PIO核的應(yīng)用

1.設(shè)計(jì)要求

使用I/O口可以完成對led、數(shù)碼管和液晶的控制、可以完成對鍵盤的處理。請分別完成下面3個(gè)設(shè)計(jì)要求：（1）控制4個(gè)led燈：按照1、2、3、4的順序依次點(diǎn)亮所有燈，間隔0.25s；然后再按1、2、3、4的順序依次熄滅所有燈，間隔0.25s。（2）依次選通2個(gè)數(shù)碼管，數(shù)碼管1顯示數(shù)字1，數(shù)碼管2顯示數(shù)字2，間隔1s。（3）處理4個(gè)按鍵：按鍵編號為1、2、3、4，要求在按下按鍵并松開后，能夠在2只數(shù)碼管中顯示相應(yīng)按鍵的序號。4.2基于NiosII處理器的PIO核的應(yīng)用

2.PIO核的功能描述

圖4-41使用多個(gè)PIO核的系統(tǒng)實(shí)例

4.2基于NiosII處理器的PIO核的應(yīng)用

2.PIO核的功能描述4.2基于NiosII處理器的PIO核的應(yīng)用

2.PIO核的功能描述

圖4-42PIO基本設(shè)置界面

4.2基于NiosII處理器的PIO核的應(yīng)用

2.PIO核的功能描述

4.2基于NiosII處理器的PIO核的應(yīng)用

2.PIO核的功能描述

圖4-43PIO輸入端口設(shè)置界面

4.2基于NiosII處理器的PIO核的應(yīng)用

2.PIO核的功能描述

圖4-44PIO仿真設(shè)置界面4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-45新建工程4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-46新建工程完成

4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-47新建一個(gè)NiosII系統(tǒng)4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-48添加SDRAMController4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-49SDRAMController配置4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-50SDRAMController時(shí)序配置

4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-51添加PIO4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-52控制4個(gè)led的PIO4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-53控制數(shù)碼管的PIO4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-54控制液晶的PIO4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-55讀取按鍵信息的PIO4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-56NiosII處理器結(jié)構(gòu)4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-57設(shè)置處理器復(fù)位地址和異常地址

4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-58NiosII處理器結(jié)構(gòu)（重新分配基地址和中斷號）4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-59添加nios_pio4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-60原理圖界面4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-61添加PLL模塊4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-62PLL輸入頻率設(shè)置4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-63PLL可選信號設(shè)置4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-64PLL輸出頻率c1設(shè)置4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-65修改元件屬性后的原理圖4.2基于NiosII處理器的PIO核的應(yīng)用

3.NiosII硬件環(huán)境的搭建

圖4-66將程序下載到FPGA4.2基于NiosII處理器的PIO核的應(yīng)用

4.NiosII軟件設(shè)計(jì)圖4-67設(shè)置NiosII軟件存放目錄

4.2基于NiosII處理器的PIO核的應(yīng)用

4.NiosII軟件設(shè)計(jì)圖4-68新建NiosII工程4.2基于NiosII處理器的PIO核的應(yīng)用

4.NiosII軟件設(shè)計(jì)圖4-69NiosII工程設(shè)置4.2基于NiosII處理器的PIO核的應(yīng)用

4.NiosII軟件設(shè)計(jì)圖4-70

工程設(shè)置界面

4.2基于NiosII處理器的PIO核的應(yīng)用

4.NiosII軟件設(shè)計(jì)圖4-71新建硬件運(yùn)行實(shí)例

4.2基于NiosII處理器的PIO核的應(yīng)用

4.NiosII軟件設(shè)計(jì)圖4-72運(yùn)行配置選項(xiàng)

4.2基于NiosII處理器的PIO核的應(yīng)用

4.NiosII軟件設(shè)計(jì)圖4-73NiosII系統(tǒng)向JTAGUART輸出的結(jié)果4.2基于NiosII處理器的PIO核的應(yīng)用

5.擴(kuò)展部分

請讀者思考并實(shí)現(xiàn)以下擴(kuò)展功能：（1）設(shè)計(jì)幾種跑馬燈的運(yùn)行模式，并通過某個(gè)按鍵進(jìn)行模式選擇，模式選擇通過按鍵加1計(jì)數(shù)即可實(shí)現(xiàn)。當(dāng)選擇某種模式后，led燈就按著既定的模式運(yùn)轉(zhuǎn)。（2）控制數(shù)碼管的顯示：讓2個(gè)數(shù)碼管同時(shí)穩(wěn)定的顯示12。（3）控制液晶顯示靜態(tài)信息：第一行顯示：HEJKWELCOMEU??；第二行顯示：

QQ:2372775147。提示：控制液晶顯示，與控制數(shù)碼管顯示有相通之處，請讀者在理解數(shù)碼管顯示控制的基礎(chǔ)上編寫液晶顯示控制程序。（4）在液晶上顯示動(dòng)態(tài)信息。（5）使用NiosII處理器，完成前幾章的所有項(xiàng)目（除UART項(xiàng)目外）。（6）使用NiosII處理器進(jìn)行軟件設(shè)計(jì)，涉及的內(nèi)容非常多。比如：中斷就是處理器設(shè)計(jì)中非常重要的內(nèi)容之一。請讀者參閱相關(guān)書籍，嘗試使用中斷技術(shù)完成以上所有項(xiàng)目的設(shè)計(jì)。

4.3基于NiosII處理器的UART核的應(yīng)用1.設(shè)計(jì)要求

FPGA通過串口與微機(jī)實(shí)現(xiàn)通信，串口處于全雙工工作狀態(tài)，具體要求如下：（1）四個(gè)按鍵中任意按下一個(gè)鍵，F(xiàn)PGA/CPLD都向PC發(fā)送“HELLO！"字符串，在串口調(diào)試工具設(shè)成按ASCII碼接受方式，并將FPGA發(fā)送來的信息顯示在串口調(diào)試工具上；（2）PC可隨時(shí)向FPGA發(fā)送0-9中的任一個(gè)數(shù)字，F(xiàn)PGA接受后顯示在數(shù)碼管上。4.3基于NiosII處理器的UART核的應(yīng)用2.UART核的功能描述

圖4-74UART內(nèi)核結(jié)構(gòu)框圖

4.3基于NiosII處理器的UART核的應(yīng)用2.UART核的功能描述

表4-6UART核的寄存器映射表4-7狀態(tài)寄存器各個(gè)位的含義表4-8控制寄存器各個(gè)位的含義4.3基于NiosII處理器的UART核的應(yīng)用2.UART核的功能描述

圖4-75PIO輸入端口設(shè)置界面4.3基于NiosII處理器的UART核的應(yīng)用2.UART核的功能描述圖4-76UART仿真設(shè)置界面

4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-77新建工程4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-78新建工程完成

4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-79新建一個(gè)NiosII系統(tǒng)4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-80添加UART4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-81UART設(shè)置

4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-82NiosII處理器結(jié)構(gòu)4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-83設(shè)置處理器復(fù)位地址和異常地址4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-84NiosII處理器結(jié)構(gòu)（重新分配基地址和中斷號）4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-85原理圖界面4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-86修改元件屬性后的原理圖4.3基于NiosII處理器的UART核的應(yīng)用3.NiosII硬件環(huán)境的搭建

圖4-87將程序下載到FPGA4.3基于NiosII處理器的UART核的應(yīng)用4.