計算機系統(tǒng)結構-重點-題解-自考復習資料

計算機系統(tǒng)結構--重點-題解--自考復習資料 第1章計算機系統(tǒng)結構的基本概念1.1解釋下列術語層次結構：按照計算機語言從低級到高級的次序，把計算機系統(tǒng)按功能劃分成多級層次結構，每一層以一種不同的語言為特征。這些層次依次為：微程序機器級，傳統(tǒng)機器語言機器級，匯編語言機器級，高級語言機器級，應用語言機器級等。虛擬機：用軟件實現的機器。翻譯：先用轉換程序把高一級機器上的程序轉換為低一級機器上等效的程序，然后再在這低一級機器上運行，實現程序的功能。解釋：對于高一級機器上的程序中的每一條語句或指令，都是轉去執(zhí)行低一級機器上的一段等效程序去解釋實現另一臺計算機（稱為目標機）的指令系統(tǒng)。并行性：計算機系統(tǒng)在同一時刻或者同一時間間隔內進行多種運算或操作。只要在時間上相互重疊，就存在并行性。它包括同時性與并發(fā)性兩種含義。時間重疊：在并行性概念中引入時間因素，讓多個處理過程在時間上相互錯開，輪流重疊地使用同一套硬件設備的各個部分，以加快硬件周轉而贏得速度。資源重復：在并行性概念中引入空間因素，以數量取勝。通過重復設置硬件資源，大幅度地提高計算機系統(tǒng)的性能。資源共享：這是一種軟件方法，它使多個任務按一定時間順序輪流使用同一套硬件設備。耦合度：反映多機系統(tǒng)中各計算機之間物理連接的緊密程度和交互作用能力的強弱。緊密耦合系統(tǒng)：又稱直接耦合系統(tǒng)。在這種系統(tǒng)中，計算機之間的物理連接的頻帶較高，一般是通過總線或高速開關互連，可以共享主存。松散耦合系統(tǒng)：又稱間接耦合系統(tǒng)，一般是通過通道或通信線路實現計算機之間的互連，可以共享外存設備（磁盤、磁帶等）。計算機之間的相互作用是在文件或數據集一級上進行。異構型多處理機系統(tǒng)：由多個不同類型、至少擔負不同功能的處理機組成，它們按照作業(yè)要求的順序，利用時間重疊原理，依次對它們的多個任務進行加工，各自完成規(guī)定的功能動作。同構型多處理機系統(tǒng)：由多個同類型或至少擔負同等功能的處理機組成，它們同時處理同一作業(yè)中能并行執(zhí)行的多個任務。1.3計算機系統(tǒng)結構的Flynn分類法是按什么來分類的？共分為哪幾類？答：Flynn分類法是按照指令流和數據流的多倍性進行分類。把計算機系統(tǒng)的結構分為：單指令流單數據流SISD單指令流多數據流SIMD多指令流單數據流MISD多指令流多數據流MIMD1.4計算機系統(tǒng)設計中經常使用的4個定量原理是什么？并說出它們的含義。答：（1）以經常性事件為重點。在計算機系統(tǒng)的設計中，對經常發(fā)生的情況，賦予它優(yōu)先的處理權和資源使用權，以得到更多的總體上的改進。（2）Amdahl定律。加快某部件執(zhí)行速度所獲得的系統(tǒng)性能加速比，受限于該部件在系統(tǒng)中所占的重要性。（3）CPU性能公式。執(zhí)行一個程序所需的CPU時間=IC×CPI×時鐘周期時間。（4）程序的局部性原理。程序在執(zhí)行時所訪問地址的分布不是隨機的，而是相對地簇聚。1.7將計算機系統(tǒng)中某一功能的處理速度加快10倍，但該功能的處理時間僅為整個系統(tǒng)運行時間的40%，則采用此增強功能方法后，能使整個系統(tǒng)的性能提高多少？解由題可知：可改進比例=40%=0.4部件加速比=10根據Amdahl定律可知：采用此增強功能方法后，能使整個系統(tǒng)的性能提高到原來的1.5625倍。第2章指令集結構的分類解釋下列術語堆棧型機器：CPU中存儲操作數的單元是堆棧的機器。累加器型機器：CPU中存儲操作數的單元是累加器的機器。通用寄存器型機器：CPU中存儲操作數的單元是通用寄存器的機器。CISC：復雜指令集計算機RISC：精簡指令集計算機尋址方式：指令系統(tǒng)中如何形成所要訪問的數據的地址。一般來說，尋址方式可以指明指令中的操作數是一個常數、一個寄存器操作數或者是一個存儲器操作數。數據表示：硬件結構能夠識別、指令系統(tǒng)可以直接調用的那些數據結構。 區(qū)別不同指令集結構的主要因素是什么？根據這個主要因素可將指令集結構分為哪3類？答：區(qū)別不同指令集結構的主要因素是CPU中用來存儲操作數的存儲單元。據此可將指令系統(tǒng)結構分為堆棧結構、累加器結構和通用寄存器結構。常見的3種通用寄存器型指令集結構的優(yōu)缺點有哪些？答：指令系統(tǒng)結構類型優(yōu)點缺點寄存器-寄存器型（0，3）指令字長固定，指令結構簡潔，是一種簡單的代碼生成模型，各種指令的執(zhí)行時鐘周期數相近。與指令中含存儲器操作數的指令系統(tǒng)結構相比，指令條數多，目標代碼不夠緊湊，因而程序占用的空間比較大。寄存器-存儲器型（1，2）可以在ALU指令中直接對存儲器操作數進行引用，而不必先用load指令進行加載。容易對指令進行編碼，目標代碼比較緊湊。由于有一個操作數的內容將被破壞，所以指令中的兩個操作數不對稱。在一條指令中同時對寄存器操作數和存儲器操作數進行編碼，有可能限制指令所能夠表示的寄存器個數。指令的執(zhí)行時鐘周期數因操作數的來源（寄存器或存儲器）不同而差別比較大。存儲器-存儲器型（2，2）或（3，3）目標代碼最緊湊，不需要設置寄存器來保存變量。指令字長變化很大，特別是3操作數指令。而且每條指令完成的工作也差別很大。對存儲器的頻繁訪問會使存儲器成為瓶頸。這種類型的指令系統(tǒng)現在已不用了。指令集應滿足哪幾個基本要求？答：對指令集的基本要求是：完整性、規(guī)整性、高效率和兼容性。完整性是指在一個有限可用的存儲空間內，對于任何可解的問題，編制計算程序時，指令集所提供的指令足夠使用。規(guī)整性主要包括對稱性和均勻性。對稱性是指所有與指令集有關的存儲單元的使用、操作碼的設置等都是對稱的。均勻性是指對于各種不同的操作數類型、字長、操作種類和數據存儲單元，指令的設置都要同等對待。高效率是指指令的執(zhí)行速度快、使用頻度高。指令集結構設計所涉及的內容有哪些？答：(1)指令集功能設計：主要有RISC和CISC兩種技術發(fā)展方向；(2)尋址方式的設計：設置尋址方式可以通過對基準程序進行測試統(tǒng)計，察看各種尋址方式的使用頻率，根據適用頻率設置必要的尋址方式。(3)操作數表示和操作數類型：主要的操作數類型和操作數表示的選擇有：浮點數據類型、整型數據類型、字符型、十進制數據類型等等。(4)尋址方式的表示：可以將尋址方式編碼于操作碼中，也可以將尋址方式作為一個單獨的域來表示。(5)指令集格式的設計：有變長編碼格式、固定長度編碼格式和混合型編碼格式3種。簡述CISC指令集結構功能設計的主要目標。從當前的計算機技術觀點來看，CISC指令集結構的計算機有什么缺點？答：主要目標是增強指令功能，把越來越多的功能交由硬件來實現，并且指令的數量也是越來越多。缺點：(1)CISC結構的指令集中，各種指令的使用頻率相差懸殊。（2）CISC結構指令的復雜性帶來了計算機體系結構的復雜性，這不僅增加了研制時間和成本，而且還容易造成設計錯誤。（3）CISC結構指令集的復雜性給VLSI設計增加了很大負擔，不利于單片集成。（4）CISC結構的指令集中，許多復雜指令需要很復雜的操作，因而運行速度慢。(5)在CISC結構的指令集中，由于各條指令的功能不均衡性，不利于采用先進的計算機體系結構技術（如流水技術）來提高系統(tǒng)的性能。簡述RISC指令集結構的設計原則。答（1）選取使用頻率最高的指令，并補充一些最有用的指令；（2）每條指令的功能應盡可能簡單，并在一個機器周期內完成；（3）所有指令長度均相同；（4）只有Load和Store操作指令才訪問存儲器，其它指令操作均在寄存器之間進行；(5)以簡單有效的方式支持高級語言。指令中表示操作數類型的方法有哪幾種？答：操作數類型有兩種表示方法：（1）操作數的類型由操作碼的編碼指定，這是最常見的一種方法；（2）數據可以附上由硬件解釋的標記，由這些標記指定操作數的類型，從而選擇適當的運算。表示尋址方式的主要方法有哪些？簡述這些方法的優(yōu)缺點。答：表示尋址方式有兩種常用的方法：（1）將尋址方式編于操作碼中，由操作碼在描述指令的同時也描述了相應的尋址方式。這種方式譯碼快，但操作碼和尋址方式的結合不僅增加了指令的條數，導致了指令的多樣性，而且增加了CPU對指令譯碼的難度。（2）為每個操作數設置一個地址描述符，由該地址描述符表示相應操作數的尋址方式。這種方式譯碼較慢，但操作碼和尋址獨立，易于指令擴展。通常有哪幾種指令格式，請簡述其適用范圍。答：(1)變長編碼格式。如果系統(tǒng)結構設計者感興趣的是程序的目標代碼大小，而不是性能，就可以采用變長編碼格式。（2）固定長度編碼格式。如果感興趣的是性能，而不是程序的目標代碼大小，則可以選擇固定長度編碼格式。(3)混合型編碼格式。需要兼顧降低目標代碼長度和降低譯碼復雜度時，可以采用混合型編碼格式。根據CPU性能公式簡述RISC指令集結構計算機和CISC指令集結構計算機的性能特點。答：CPU性能公式：CPU時間＝IC×CPI×T其中，IC為目標程序被執(zhí)行的指令條數，CPI為指令平均執(zhí)行周期數，T是時鐘周期的時間。相同功能的CISC目標程序的指令條數ICCISC少于RISC的ICRISC，但是CISC的CPICISC和TCISC都大于RISC的CPIRISC和TRISC，因此，CISC目標程序的執(zhí)行時間比RISC的更長。第3章流水線技術3.2指令的執(zhí)行可采用順序執(zhí)行、重疊執(zhí)行和流水線三種方式，它們的主要區(qū)別是什么？各有何優(yōu)缺點。答：（1）指令的順序執(zhí)行是指指令與指令之間順序串行。即上一條指令全部執(zhí)行完后，才能開始執(zhí)行下一條指令。優(yōu)點：控制簡單，節(jié)省設備。缺點：執(zhí)行指令的速度慢，功能部件的利用率低。（2）指令的重疊指令是在相鄰的指令之間，讓第k條指令與取第k+l條指令同時進行。重疊執(zhí)行不能加快單條指令的執(zhí)行速度，但在硬件增加不多的情況下，可以加快相鄰兩條指令以及整段程序的執(zhí)行速度。與順序方式相比，功能部件的利用率提高了，控制變復雜了。（3）指令的流水執(zhí)行是把一個指令的執(zhí)行過程分解為若干個子過程，每個子過程由專門的功能部件來實現。把多個處理過程在時間上錯開，依次通過各功能段，每個子過程與其它的子過程并行進行。依靠提高吞吐率來提高系統(tǒng)性能。流水線中各段的時間應盡可能相等3.3簡述先行控制的基本思想。答：先行控制技術是把緩沖技術和預處理技術相結合。緩沖技術是在工作速度不固定的兩個功能部件之間設置緩沖器，用以平滑它們的工作。預處理技術是指預取指令、對指令進行加工以及預取操作數等。采用先行控制方式的處理機內部設置多個緩沖站，用于平滑主存、指令分析部件、運算器三者之間的工作。這樣不僅使它們都能獨立地工作，充分忙碌而不用相互等待，而且使指令分析部件和運算器分別能快速地取得指令和操作數，大幅度地提高指令的執(zhí)行速度和部件的效率。這些緩沖站都按先進先出的方式工作，而且都是由一組若干個能快速訪問的存儲單元和相關的控制邏輯組成。采用先行控制技術可以實現多條指令的重疊解釋執(zhí)行。3.4設一條指令的執(zhí)行過程分成取指令、分析指令和執(zhí)行指令三個階段，每個階段所需的時間分別為△t、△t和2△t。分別求出下列各種情況下，連續(xù)執(zhí)行N條指令所需的時間。（1）順序執(zhí)行方式；（2）只有“取指令”與“執(zhí)行指令”重疊；（3）“取指令”、“分析指令”與“執(zhí)行指令”重疊。解：（1）每條指令的執(zhí)行時間為：△t＋△t＋2△t＝4△t連續(xù)執(zhí)行N條指令所需的時間為：4N△t（2）連續(xù)執(zhí)行N條指令所需的時間為：4△t＋3（N-1）△t＝（3N＋1）△t（3）連續(xù)執(zhí)行N條指令所需的時間為：4△t＋2（N-1）△t＝（2N＋2）△t3.5簡述流水線技術的特點。答：流水技術有以下特點：（1）流水線把一個處理過程分解為若干個子過程，每個子過程由一個專門的功能部件來實現。因此，流水線實際上是把一個大的處理功能部件分解為多個獨立的功能部件，并依靠它們的并行工作來提高吞吐率。（2）流水線中各段的時間應盡可能相等，否則將引起流水線堵塞和斷流。（3）流水線每一個功能部件的前面都要有一個緩沖寄存器，稱為流水寄存器。（4）流水技術適合于大量重復的時序過程，只有在輸入端不斷地提供任務，才能充分發(fā)揮流水線的效率。（5）流水線需要有通過時間和排空時間。在這兩個時間段中，流水線都不是滿負荷工作。3.6解決流水線瓶頸問題有哪兩種常用方法？答：細分瓶頸段與重復設置瓶頸段3.7減少流水線分支延遲的靜態(tài)方法有哪些？答：（1）預測分支失?。貉厥〉姆种Ю^續(xù)處理指令，就好象什么都沒發(fā)生似的。當確定分支是失敗時，說明預測正確，流水線正常流動；當確定分支是成功時，流水線就把在分支指令之后取出的指令轉化為空操作，并按分支目標地址重新取指令執(zhí)行。（2）預測分支成功：當流水線ID段檢測到分支指令后，一旦計算出了分支目標地址，就開始從該目標地址取指令執(zhí)行。（3）延遲分支：主要思想是從邏輯上“延長”分支指令的執(zhí)行時間。把延遲分支看成是由原來的分支指令和若干個延遲槽構成。不管分支是否成功，都要按順序執(zhí)行延遲槽中的指令。3種方法的共同特點：它們對分支的處理方法在程序的執(zhí)行過程中始終是不變的。它們要么總是預測分支成功，要么總是預測分支失敗。3.8簡述延遲分支方法中的三種調度策略的優(yōu)缺點。調度策略對調度的要求對流水線性能改善的影響從前調度分支必須不依賴于被調度的指令總是可以有效提高流水線性能從目標處調度如果分支轉移失敗，必須保證被調度的指令對程序的執(zhí)行沒有影響，可能需要復制被調度指令分支轉移成功時，可以提高流水線性能。但由于復制指令，可能加大程序空間從失敗處調度如果分支轉移成功，必須保證被調度的指令對程序的執(zhí)行沒有影響分支轉移失敗時，可以提高流水線性能3.9列舉出下面循環(huán)中的所有相關，包括輸出相關、反相關、真相關。for(i=2;i<100;i=i+1) a[i]=b[i]+a[i] ;/*s1*/ c[i+1]=a[i]+d[i] ;/*s2*/ a[i-1]=2*b[i] ;/*s3*/ b[i+1]=2*b[i] ;/*s4*/ 解：展開循環(huán)兩次：a[i]=b[i]+a[i] ;/*s1*/c[i+1]=a[i]+d[i] ;/*s2*/a[i-1]=2*b[i] ;/*s3*/b[i+1]=2*b[i] ;/*s4*/a[i+1]=b[i+1]+a[i+1] ;/*s1’*/c[i+2]=a[i+1]+d[i+1] ;/*s2‘*/a[i]=2*b[i+1] ;/*s3‘*/b[i+2]=2*b[i+1] ;/*s4‘*/輸出相關：無反相關：無真相關：S1&S2由于循環(huán)引入的相關：S4&S4’（真相關）、S1’&S4（真相關）、S3’&S4（真相關）、S1&S3’（輸出相關、反相關）、S2&S3’（反相關）。3.12有一指令流水線如下所示求連續(xù)輸入10條指令，該流水線的實際吞吐率和效率；該流水線的“瓶頸”在哪一段？請采取兩種不同的措施消除此“瓶頸”。對于你所給出的兩種新的流水線，連續(xù)輸入10條指令時，其實際吞吐率和效率各是多少？解：（1）（2）瓶頸在3、4段。變成八級流水線（細分）重復設置部件1123-13-24-14-24-34-43.14有一條靜態(tài)多功能流水線由5段組成，加法用1、3、4、5段，乘法用1、2、5段，第3段的時間為2△t，其余各段的時間均為△t，而且流水線的輸出可以直接返回輸入端或暫存于相應的流水寄存器中?，F要在該流水線上計算，畫出其時空圖，并計算其吞吐率、加速比和效率。解：首先，應選擇適合于流水線工作的算法。對于本題，應先計算A1＋B1、A2＋B2、A3＋B3和A4＋B4；再計算(A1＋B1)×(A2＋B2)和(A3＋B3)×(A4＋B4)；然后求總的結果。其次，畫出完成該計算的時空圖，如圖所示，圖中陰影部分表示該段在工作。由圖可見，它在18個△t時間中，給出了7個結果。所以吞吐率為： 如果不用流水線，由于一次求積需3△t，一次求和需5△t，則產生上述7個結果共需（4×5+3×3）△t=29△t。所以加速比為： 該流水線的效率可由陰影區(qū)的面積和5個段總時空區(qū)的面積的比值求得： 3.15動態(tài)多功能流水線由6個功能段組成，如下圖：其中，S1、S4、S5、S6組成乘法流水線，S1、S2、S3、S6組成加法流水線，各個功能段時間均為50ns，假設該流水線的輸出結果可以直接返回輸入端，而且設置有足夠的緩沖寄存器，若以最快的方式用該流水計算：畫出時空圖；計算實際的吞吐率、加速比和效率。解：機器一共要做10次乘法，4次加法。第5章存儲層次簡述“Cache—主存”層次與“主存—輔存”層次的區(qū)別。答：存儲層次比較項目“Cache—主存”層次“主存—輔存”層次目的為了彌補主存速度的不足為了彌補主存容量的不足存儲管理的實現全部由專用硬件實現主要由軟件實現訪問速度的比值（第一級比第二級）幾比一幾萬比一典型的塊（頁）大小幾十個字節(jié)幾百到幾千個字節(jié)CPU對第二級的訪問方式可直接訪問均通過第一級不命中時CPU是否切換不切換切換到其它進程地址映象方法有哪幾種？它們各有什么優(yōu)缺點？答：(1)全相聯映象。實現查找的機制復雜，代價高，速度慢。Cache空間的利用率較高，塊沖突概率較低，因而Cache的失效率也低。（2）直接映象。實現查找的機制簡單，速度快。Cache空間的利用率較低，塊沖突概率較高，因而Cache的失效率也高。（3）組相聯映象。組相聯是直接映象和全相聯的一種折衷。降低Cache失效率有哪幾種方法？簡述其基本思想。答：常用的降低Cache失效率的方法有下面幾種：增加Cache塊大小。增加塊大小利用了程序的空間局部性。增加Cache的容量。提高相聯度，降低沖突失效。偽相聯Cache，降低沖突失效。當對偽相聯Cache進行訪問時，首先是按與直接映象相同的方式進行訪問。如果命中，則從相應的塊中取出所訪問的數據，送給CPU，訪問結束。如果不命中，就將索引字段的最高位取反，然后按照新索引去尋找“偽相聯組”中的對應塊。如果這一塊的標識匹配，則稱發(fā)生了“偽命中”。否則，就訪問下一級存儲器。硬件預取技術。在處理器提出訪問請求前預取指令和數據。由編譯器控制的預取，硬件預取的替代方法，在編譯時加入預取的指令，在數據被用到之前發(fā)出預取請求。編譯器優(yōu)化，通過對軟件的優(yōu)化來降低失效率?！盃奚盋ache。在Cache和其下一級存儲器的數據通路之間增設一個全相聯的小Cache，存放因沖突而被替換出去的那些塊。每當發(fā)生不命中時，在訪問下一級存儲器之前，先檢查“犧牲”Cache中是否含有所需的塊。如果有，就將該塊與Cache中某個塊做交換，把所需的塊從“犧牲”Cache調入Cache。簡述減小Cache失效開銷的幾種方法。答：讓讀失效優(yōu)先于寫、寫緩沖合并、請求字處理技術、非阻塞Cache或非鎖定Cache技術、采用二級Cache。5.6通過編譯器對程序優(yōu)化來改進Cache性能的方法有哪幾種？簡述其基本思想。答：（1）數組合并。通過提高空間局部性來減少失效次數。有些程序同時用相同的索引來訪問若干個數組的同一維，這些訪問可能會相互干擾，導致沖突失效，可以將這些相互獨立的數組合并成一個復合數組，使得一個Cache塊中能包含全部所需元素。（2）內外循環(huán)交換。循環(huán)嵌套時，程序沒有按數據在存儲器中的順序訪問。只要簡單地交換內外循環(huán)，就能使程序按數據在存儲器中的存儲順序進行訪問。（3）循環(huán)融合。有些程序含有幾部分獨立的程序段，它們用相同的循環(huán)訪問同樣的數組，對相同的數據作不同的運算。通過將它們融合成一個單一循環(huán)，能使讀入Cache的數據被替換出去之前得到反復的使用。（4）分塊。通過改進時間局部性來減少失效。分塊不是對數組的整行或整列進行訪問，而是對子矩陣或塊進行操作。5.7在“Cache—主存”層次中，主存的更新算法有哪兩種？它們各有什么特點？答：（1）寫直達法。易于實現，而且下一級存儲器中的數據總是最新的。（2）寫回法。速度快，“寫”操作能以Cache存儲器的速度進行。而且對于同一單元的多個寫最后只需一次寫回下一級存儲器，有些“寫”只到達Cache，不到達主存，因而所使用的存儲器頻帶較低。5.8組相聯Cache的失效率比相同容量直接映象Cache的失效率低。由此能否得出結論：采用組相聯一定能帶來性能上的提高？為什么？答：不一定。因為組相聯命中率的提高是以增加命中時間為代價的，組相聯需要增加多路選擇開關。5.9寫出三級Cache的平均訪問時間的公式。解：平均訪存時間＝命中時間＋失效率×失效開銷只有第I層失效時才會訪問第I＋1。設三級Cache的命中率分別為HL1、Hl2、HL3，失效率分別為Ml1、Ml2、ML3，第三級Cache的失效開銷為PL3。平均訪問時間TA＝HL1＋Ml1{Hl2＋Ml2(HL3＋ML3×PL3)}5.10假設對指令Cache的訪問占全部訪問的75%；而對數據Cache的訪問占全部訪問的25%。Cache的命中時間為1個時鐘周期，失效開銷為50個時鐘周期，在混合Cache中一次load或store操作訪問Cache的命中時間都要增加一個時鐘周期，32KB的指令Cache的失效率為0.39%，32KB的數據Cache的失效率為4.82%，64KB的混合Cache的失效率為1.35%。又假設采用寫直達策略，且有一個寫緩沖器，并且忽略寫緩沖器引起的等待。試問指令Cache和數據Cache容量均為32KB的分離Cache和容量為64KB的混合Cache相比，哪種Cache的失效率更低？兩種情況下平均訪存時間各是多少？解：（1）根據題意，約75%的訪存為取指令。因此，分離Cache的總體失效率為：（75%×0.15%）＋（25%×3.77%）＝1.055%；容量為128KB的混合Cache的失效率略