《數(shù)字電子技術基礎》課件學習情境7習題匯編

學習情境7基于計數(shù)器的電路設計與實現(xiàn)一、判斷題（正確打√，錯誤的打×）1．同步時序電路由組合電路和存儲器兩部分組成。（√）2．時序電路不含有記憶功能的器件。（×）3．同步時序電路具有統(tǒng)一的時鐘CP控制。（√）4．十進制計數(shù)器，除了采用8421編碼或5421編碼形式外，也可采用2421碼、余3碼和5．用反饋清零法或反饋置數(shù)法實現(xiàn)任意進制計數(shù)器必須采用二進制計數(shù)器芯片，而不能采用十進制計數(shù)器芯片。（×）二、選擇題1．同步計數(shù)器和異步計數(shù)器比較，其顯著優(yōu)點是（A）。A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時鐘CP控制2．N個觸發(fā)器可以構成最大計數(shù)長度（十進制數(shù)）為（D）的計數(shù)器。A.NB.2NC.D.3．同步時序電路和異步時序電路比較，其差異在于后者（B）。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內部狀態(tài)有關4．一位8421BCD碼計數(shù)器至少需要（B）個觸發(fā)器。A.3B.4C.5D.105．具有記憶和存儲功能的電路屬于時序邏輯電路，故（ABD）電路是時序邏輯電路。A.觸發(fā)器B.寄存器C.多位加法器D計數(shù)器E.譯碼器F.數(shù)據(jù)選擇器6．一個觸發(fā)器可記錄一位二進制代碼，它有（Ｃ）個穩(wěn)態(tài)。A.0B.1C.2D.3E.47．存儲8位二進制信息要（Ｄ）個觸發(fā)器。A.2B.3C.4D.88．把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到（Ｄ）進制計數(shù)器。A.4B.5C.9D.209．下列邏輯電路中為時序邏輯電路的是（Ｃ）。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器10．5個D觸發(fā)器構成環(huán)形計數(shù)器，其計數(shù)長度為（Ａ）。A.5B.10C.25D.3211．若要設計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果采用同步二進制計數(shù)器，則最少應使用（Ｂ）級觸發(fā)器。A.2B.3C.4D.812．若用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要（Ｄ）個觸發(fā)器。A.2B.6C.7D.8E.1013.下列說法中，正確的是（A）。A．時序電路的輸出一定與狀態(tài)有關B．異步時序電路的工作速度比同步時序電路快C．觸發(fā)器的次態(tài)完全由激勵輸入確定D．扭環(huán)形計數(shù)器具有自啟動特性三、填空題1.時序邏輯電路的特點是內含存儲器件，存在輸出到輸入的反饋，電路具有記憶功能。2.描述時序邏輯電路的三組方程是輸出方程、激勵方程、狀態(tài)方程。3.構成十三進制計數(shù)器最少需要用4個觸發(fā)器，該計數(shù)器有3個無效狀態(tài)；4.一個5位二進制加法計數(shù)器，初始狀態(tài)為00000，經過201個輸入脈沖后，計數(shù)器的狀態(tài)為01001。5.構成七進制變形扭環(huán)形計數(shù)器，需要用4級觸發(fā)器，該計數(shù)器有9個無效狀態(tài)。6.數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路、時序邏輯電路7.時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為同步時序電路和異步時序電路。8.計數(shù)器按計數(shù)增減趨勢分，有加計數(shù)器、減計數(shù)器和可逆計數(shù)器。9.計數(shù)器按觸發(fā)器的翻轉順序分，有同步和異步計數(shù)器。10.一個五進制計數(shù)器也是一個五分頻器。四、解答題1．根據(jù)圖7.36所示波形圖，寫出邏輯關系表達式Z=f（A，B，C），并將表達式簡化成最簡或非-或非表達式和最簡與-或-非表達式。圖7.36解答題1圖解：根據(jù)波形圖列出真值表：ABCZ00000011010001111000101011011111利用卡諾圖化簡得到： 或非-或非表達式 與或非表達式2.將圖7.37（b）所示輸入信號波形施加到圖7.37（a）所示電路上，并設初始狀態(tài)為0，試畫出Q和的波形圖。圖7.37解答題2圖解：電路為同步RS觸發(fā)器，CP=0時，觸發(fā)器保持原狀態(tài)不變；CP=1時，RS=00時Q保持，RS=01時Q=1，RS=10時Q=0。當CP=1且RS=11時，禁止輸入，此時Q==1。Q和的波形圖，如下圖所示。3.將JK觸發(fā)器改接成觸發(fā)器，如果不允許附加任何別的器件，可以有哪些方法？解：觸發(fā)器特征方程，而JK觸發(fā)器的特征方程，若將JK觸發(fā)器改接成觸發(fā)器且不加別的器件，則、，共四種方法。電路如下圖所示。4.設圖7.38所示各觸發(fā)器Q端的初態(tài)都為1，試畫出在4個CP脈沖作用下各觸發(fā)器的Q端波形。圖7.38解答題4圖解：各觸發(fā)器的Q端波形分別如下圖a、b、c所示。5.畫出用下降沿觸發(fā)的T觸發(fā)器構成的八進制同步減法計數(shù)器電路。解：8進制同步減法計數(shù)器電路如下圖所示。6.已知D觸發(fā)器構成如圖7.39（a）所示電路。試寫出激勵函數(shù)D的表達式和輸出函數(shù)F的表達式，并在圖7.39（b）中完成F的波形。圖7.39解答題6圖解：，，波形見上圖b。7．已知電路如圖7.40（a）所示，試寫出觸發(fā)器的次態(tài)方程和輸出表達式，根據(jù)下圖圖7.40（b）畫出狀態(tài)和輸出波形圖。圖7.40解答題7圖解：由電路可得、，因此，。異步端=0時，觸發(fā)器異步清0，故電路中觸發(fā)器初態(tài)為0，波形圖如下圖所示。8．寫出圖7.41所示電路的激勵方程組和次態(tài)方程組，列出其狀態(tài)表，畫出其狀態(tài)圖及工作波形(設電路的初始狀態(tài)為Q1Q0=00)，指出其邏輯功能。圖7.41解答題8圖解：XnQ1nXnQ1nQ0n01000111011000101101110010Q1n+1Q0n+1狀態(tài)表如下表所示，狀態(tài)圖及工作波形如下圖所示。邏輯功能：模4可逆同步計數(shù)器。當X=0時，為模4加法計數(shù)器；當X=1時，為模4減法計數(shù)器。9．分別用74161和74163構成8421BCD加法計數(shù)器，要求具有進位輸出，且每種計數(shù)器要求分別使用清0和置數(shù)方法變模，最后畫出全狀態(tài)圖。解：8421BCD加法計數(shù)器及全狀態(tài)圖如下圖所示。1174163C1174163COCLRCPPTQDQCQBQALDDCBACLK1&0000000100100011010010011000011101100101101010111100110111111110（c）74163清0方式11741613COCLRCPPTQDQCQBQALDDCBACLK1&00000001001000110100100110000111011001011010101111001101111101111010（a）74161清0方式0000000100100011010010011000011101100101101010111100110111111110（b）74161置數(shù)方式00001174161COCLRCPPTQDQCQBQALDDCBACLK1&0000000100100011010010011000011101100101101010111100110111111110（d）74163置數(shù)方式00001174163COCLRCPPTQDQCQBQALDDCBACLK1&解：215=1613+7。采用清0法變模，遇（11010111）2異步清0；采用置數(shù)歸0法變模，遇（11010110）2同步置0；電路分別如下圖a、b所示。（a）清0法（a）清0法1174163COCLRCPPTQDQCQBQALDDCBACLK74163COCLRCPPTQDQCQBQALDDCBA111&&（b）置數(shù)歸0法1174163COCLRCPPT（b）置數(shù)歸0法1174163COCLRCPPTQDQCQBQALDDCBACLK74163COCLRCPPTQDQCQBQALDDCBA111&&00000000圖7.42解答題11圖解：電路采用同步置數(shù)與同步復位進行變模。計數(shù)器模為10，是5421BCD編碼，電路可以自啟動。電路計數(shù)循環(huán)狀態(tài)圖以及多余狀態(tài)的轉換關系如下圖所示。12.圖7.43是74163采用異步級聯(lián)構成的計數(shù)器，試說明該電路芯片間進位的原理，該計數(shù)器的模是多少？若要求模為100，則二進制預置數(shù)應該為什么值？圖7.43解答題12圖解：同步計數(shù)器74163芯片間的級聯(lián)通常采用同步級聯(lián)，但74163芯片間也可以采用異步級聯(lián)方式，如本題電路所示：將電路中低位芯片74163（1）的進位輸出CO端接高位芯片74163（2）的時鐘輸入CP端。需要注意進位時刻，由于低位芯片在1110轉換為1111時，CO端會出現(xiàn)上升沿（滿量出1），而74163芯片是上升沿觸發(fā)，若直接將CO接高位芯片的CP，會出現(xiàn)提前進位的現(xiàn)象，所以電路中將低位芯片CO取反后接高位CP，確保低位芯片從1111回到0000時，高位芯片被觸發(fā)計數(shù)器值加1。當兩片CO端均為1（即計數(shù)值為11111111）時，與非識別門輸出0，下一個時鐘上升沿后，兩片74163狀態(tài)同步置Y，因此計數(shù)器模M=256－Y。若要求M=100，則預置數(shù)為Y=256-100=(156)10=(10011100)2。13.74160是異步復位、同步預置的8421碼加法計數(shù)器，邏輯符號與74163一樣。試用兩片74160同步級聯(lián)構成模100計數(shù)器，并用異步復位法將其改造成可以用作鐘表里的分、秒計時的模60計數(shù)器，個位計數(shù)0～9，十位計數(shù)0～5，均用8421BCD解：采用異步復位法變模時，應選狀態(tài)M異步清零，本題M=(60)10=(01100000)8421BCD，采用部分譯碼選擇狀態(tài)可以簡化譯碼電路，實際選擇高位芯片的狀態(tài)，即，電路如下圖所示。圖中74160狀態(tài)輸出通過譯碼器7448在七段顯示器顯示，其中低位芯片74160（1）構成模100計數(shù)器的個位，高位芯片74160（2）構成模100計數(shù)器的十位。電路共有100個狀態(tài)，其中有效的計數(shù)狀態(tài)（穩(wěn)態(tài)）是60個（計數(shù)值為0~59）；40個無效狀態(tài)中，符合復位條件的暫態(tài)有25個（100個狀態(tài)的1/4），穩(wěn)態(tài)15個。若電路處于有效計數(shù)循環(huán)中，在時鐘作用下正常加法計數(shù)，當計數(shù)值為60時，立即（異步）復位。若電路處于無效狀態(tài)中的暫態(tài)，立即（異步）復位，回到全0狀態(tài)，電路進入有效計數(shù)循環(huán)。若電路處于無效狀態(tài)中的穩(wěn)態(tài)（如（10000000)8421BCD=（80)10），電路按照模100加法計數(shù)，直到高位芯片時異步復位，所以該電路能夠自啟動。14.試用74163構造一個10分頻電路，要求分頻輸出為方波（占空比50％），畫出電路圖，畫出10個以上脈沖輸入和分頻輸出信號波形圖。解：構造10分頻電路，要使用模10計數(shù)器。要使分頻信號的占空比為50%，應采用5421BCD或余3碼計數(shù)器。使用74163構成余3碼計數(shù)器更方便，電路圖、波形圖分別如下圖a、b所示。由波形圖可見，最高位輸出fQD為輸入脈沖fCLK的10分頻，且QD的占空比為50%15.試用74163設計一個“11101”解：計數(shù)器用于序列發(fā)生器的典型方法是，首先根據(jù)序列長度n構造M=n的計數(shù)器，再用n個計數(shù)狀態(tài)依次選擇序列碼輸出（常用MUX實現(xiàn)選擇）。74163同步復位法變模為M=5，選狀態(tài)(M－1)=(4)10=(100)2，電路采用部分譯碼即。74151以計數(shù)值000~100為地址，選取D0~D4依次輸出，所以D0D1D2D3D4=11101，D5~D7取值隨意，可取D5D6D7=000，電路如下圖a所示。列出74151實現(xiàn)函數(shù)Z邏輯功能的真值表，如下表所示。通過下圖b所示卡諾圖化簡得到最簡表達式，因此也可用與非門取代74151來實現(xiàn)輸出序列信號Z，電路如下圖c所示。16.圖7.44是74161和4位二進制數(shù)據(jù)比較器7485組成的計數(shù)分頻電路。（1）畫出其全狀態(tài)圖，指出該計數(shù)器的模值。（2）若將非門輸出改接，電路為多少分頻？圖7.44解答題16圖解：（1）如圖，當74161狀態(tài)值為1101時，比較器7485的A=B端輸出1。此信號經過反向器送74161的同步置數(shù)端，到下一個時鐘到來時將的數(shù)據(jù)0100置入計數(shù)器，由此繼續(xù)計數(shù)。因此，該計數(shù)器穩(wěn)定工作后，計數(shù)器狀態(tài)為0100~1101，計數(shù)器模數(shù)為10，其狀態(tài)圖如下圖所示。（2）若將非門輸出改接，74161狀態(tài)值為1101時，74161的異步清零端為零，74161立即異步清零（1101是暫態(tài)）。計數(shù)器穩(wěn)定工作后，計數(shù)器狀態(tài)為0000~1100，計數(shù)器模數(shù)為13。17．鐘控SR鎖存器符號如圖7.45（a）所示，設初始狀態(tài)為0，如果給定CP、S、R的波形如圖7.45（b）所示，試畫出相應的輸出Q波形。（b）圖7.45解答題17圖解：18．由或非門構成的基本SR鎖存器如圖7.46（a）所示，已知輸入端S、R的電壓波形，試畫出與之對應的Q和的波形。（b）圖7.46解答題18圖解：19．由與非門構成的基本SR鎖存器如圖7.47（a）所示，已知輸入端、的電壓波形，試畫出與之對應的Q和的波形。（b）圖7.47解答題19圖解：20．已知雙門鎖存器如圖7.48（a）和圖7.48（b）所示，試寫出該鎖存器的特性方程。（b）圖7.48解答題20圖解：先寫出電路特性表，如下表所示：ABQnQn+1ABQnQn+100011001001110110100110101111111卡諾圖如下圖所示：特性方程如下式所示：21．有一上升沿觸發(fā)的JK觸發(fā)器如圖7.49（a）所示，已知CP、J、K信號波形如下圖圖7.49（b）所示，畫出Q端的波形。（設觸發(fā)器的初始態(tài)為0）（b）圖7.49解答題21圖解：22．試畫出題圖7.50所示時序電路在一系列CP信號作用下，Q0、Q1、Q2的輸出電壓波形。設觸發(fā)器的初始狀態(tài)為Q=0。圖7.50解答題22圖解：先畫Q0波形，再畫Q1波形，最后畫Q2波形，如下圖所示：23．有一簡單時序邏輯電路圖如圖7.51所示，試寫出當C=0和C=1時，電路的狀態(tài)方程Qn+1，并說出各自實現(xiàn)的功能。圖7.51解答題23圖解：當C=0時，J=X，K=X為T觸發(fā)器當C=1時，J=X為D觸發(fā)器24．由JK觸發(fā)器和D觸發(fā)器構成的電路如下圖7.52（a）所示，各輸入端波形如圖7.52（b）所示，當各個觸發(fā)器的初態(tài)為0時，試畫出Q0和Q1端的波形，并說明此電路的功能。（b）圖7.52解答題24圖解：根據(jù)電路波形，它是一個單發(fā)脈沖發(fā)生器，A可以為隨機信號，每一個A信號的下降沿后；Q1端輸出一個脈寬周期的脈沖。25．時序電路如圖7.