電工電子技術(shù)基礎(chǔ)課件：門電路和組合邏輯電路

電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路

教學(xué)目標(biāo)門電路和組合邏輯電路電工電子技術(shù)基礎(chǔ)1掌握與、或、非基本邏輯運(yùn)算及與非、異或邏輯運(yùn)算功能。2理解邏輯代數(shù)的基本運(yùn)算法則和基本定律。3掌握復(fù)合邏輯運(yùn)算關(guān)系表達(dá)式、邏輯符號(hào)和邏輯規(guī)律，掌握邏輯代數(shù)運(yùn)算法則及邏輯化簡(jiǎn)方法。4了解數(shù)字集成門電路特點(diǎn)及其使用方法。5掌握組合邏輯電路分析和設(shè)計(jì)方法。6了解編碼器、譯碼器、加法器等邏輯部件及功能。第一節(jié)數(shù)字電路概述第二節(jié)邏輯門電路第三節(jié)TTL門電路第四節(jié)CMOS門電路第五節(jié)組合邏輯電路第六節(jié)常用組合邏輯模塊本章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路

思政引例電工電子技術(shù)基礎(chǔ)下一頁(yè)上一頁(yè)章目錄繩鋸木斷，水滴石穿?！_大經(jīng)

門電路和組合邏輯電路

思政引例第1章電路基本概念與定律電工電子技術(shù)基礎(chǔ)下一頁(yè)上一頁(yè)章目錄

1849年英國(guó)數(shù)學(xué)家喬治.布爾(GeorgeBoole)首先提出描述客觀事物邏輯關(guān)系布爾代數(shù)，1938年克勞德.香農(nóng)(ClaudeE.Shannon)將布爾代數(shù)應(yīng)用到繼電器開(kāi)關(guān)電路的設(shè)計(jì)，因此又稱為開(kāi)關(guān)代數(shù)。邏輯代數(shù)是描述客觀事物邏輯關(guān)系，邏輯函數(shù)表達(dá)式中邏輯變量取值只有兩個(gè)值，即0和1。微電子技術(shù)是現(xiàn)代軍事技術(shù)與軍事武器裝備基礎(chǔ)和核心技術(shù)，海灣戰(zhàn)爭(zhēng)就是現(xiàn)代戰(zhàn)爭(zhēng)中以“硅芯片”打垮“鋼鐵”的典型戰(zhàn)例。利用晶體管實(shí)現(xiàn)與門、或門和非門三種門電路。渺小構(gòu)筑偉大，瞬間組成永恒，每一個(gè)單獨(dú)個(gè)體都依托于社會(huì)，引導(dǎo)學(xué)生認(rèn)識(shí)個(gè)體與集體辯證關(guān)系。個(gè)人與國(guó)家相互成就、相輔相成，每個(gè)人雖只是奮斗在中國(guó)一個(gè)“1”，但中國(guó)卻因每一個(gè)“1”的奮斗而偉大，而個(gè)人有了強(qiáng)大祖國(guó)做后盾才能有更好發(fā)展。10.1數(shù)字電路概述一、數(shù)字電路和模擬電路時(shí)間上連續(xù)變化的信號(hào)時(shí)間和幅度都是跳變的信號(hào)處理模擬信號(hào)的電路模擬電路數(shù)字電路特點(diǎn)：注重電路的輸入、輸出大小、相位關(guān)系特點(diǎn)：注重電路的輸入、輸出的邏輯關(guān)系處理數(shù)字信號(hào)的電路

門電路和組合邏輯電路——數(shù)字電路概述下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)矩形脈沖信號(hào)高電平低電平A脈沖幅度TT1T2脈沖周期占空比前沿(上升沿)后沿(下降沿)下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——數(shù)字電路概述數(shù)字電路的特點(diǎn)

數(shù)字電路只需要區(qū)別數(shù)字信號(hào)高電平、低電平，而不必反映信號(hào)幅度和精度；因?yàn)楦蓴_信號(hào)主要影響信號(hào)的幅度；

數(shù)字電路對(duì)信號(hào)具有算術(shù)運(yùn)算和邏輯運(yùn)算和判斷，有一定“邏輯思維”能力；因?yàn)閿?shù)字電路電子元件大多工作在開(kāi)關(guān)狀態(tài)。1.可靠性較高

2.抗干擾能力強(qiáng)3.便于智能化4.功耗小下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——數(shù)字電路概述二、數(shù)字電路的數(shù)制（1）十進(jìn)制數(shù)0，1，2，3，4，5，6，7，8，9（共10個(gè)）(an-1…a1a0)D=an-1×10n-1+…+a1×101+a0×100相應(yīng)位的“權(quán)”（2）二進(jìn)制數(shù)0，1（共2個(gè)）(an-1…a1a0)B=an-1×2n-1+…+a1×21+a0×20相應(yīng)位的“權(quán)”逢十進(jìn)一逢二進(jìn)一數(shù)碼

數(shù)碼

下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——數(shù)字電路概述（3）八進(jìn)制數(shù)(an-1…a1a0)O=an-1×8n-1+…+a1×81+a0×80相應(yīng)位的“權(quán)”（4）十六進(jìn)制數(shù)(an-1…a1a0)H=an-1×16n-1+…+a1×161+a0×160相應(yīng)位的“權(quán)”逢八進(jìn)一逢十六進(jìn)一0，1，2，3，4，5，6，7（共8個(gè)）

0，1，2，3，4，5，6，7，8，9，A，B，

C，D，E，F(xiàn)（共16個(gè)）數(shù)碼

數(shù)碼

下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——數(shù)字電路概述

比較的大小不同進(jìn)制數(shù)比較大小，通常是都先換成十進(jìn)制形式四個(gè)數(shù)的大小關(guān)系為下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄[解][例題]電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——數(shù)字電路概述10.2邏輯門電路按照一定的邏輯關(guān)系而開(kāi)關(guān)的門。門電路和組合邏輯電路——邏輯門電路門滿足條件的電信號(hào)不滿足條件的電信號(hào)一種開(kāi)關(guān)能夠通過(guò)“門”不能夠通過(guò)“門”門電路輸入信號(hào)與輸出信號(hào)之間存在一定邏輯關(guān)系（邏輯）門電路下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)1.與門(4)邏輯表達(dá)式(2)真值表有0出0,全1出1(1)與門電路(3)邏輯符號(hào)基本邏輯門電路口訣00100111與門或門非門一、0001下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路2.或門(4)邏輯表達(dá)式(2)真值表有1出1,全0出0(1)或門電路(3)邏輯符號(hào)口訣001001110111下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路3.非門(4)邏輯表達(dá)式(2)真值表有0出1,有1出0(1)非門電路(3)邏輯符號(hào)口訣0110下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路復(fù)合邏輯門電路1.與非門(4)邏輯表達(dá)式(2)真值表有0出1,全1出0(1)與非門組成(3)邏輯符號(hào)口訣00100111非邏輯與非門或非門與或非門異或門二、1110下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路2.或非門(4)邏輯表達(dá)式(2)真值表有1出0,全0出1(1)或非門組成(3)邏輯符號(hào)口訣001001111000下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路3.與或非門(3)邏輯表達(dá)式(1)與或非門組成(2)邏輯符號(hào)下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路4.異或門(4)邏輯表達(dá)式(2)真值表相同出0,相異出1(1)異或門組成(3)邏輯符號(hào)口訣001001110110下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路特別提示“與”邏輯是指當(dāng)決定某件事的幾個(gè)條件全部具備時(shí)，該件事才會(huì)發(fā)生，這種因果關(guān)系稱為“與”邏輯關(guān)系，實(shí)現(xiàn)“與”邏輯關(guān)系的電路稱為“與”門電路。“或”邏輯是指當(dāng)決定某件事的幾個(gè)條件中，只要有一個(gè)條件具備，該件事就會(huì)發(fā)生，這種因果關(guān)系稱為“或”邏輯關(guān)系，實(shí)現(xiàn)“或”邏輯關(guān)系的電路稱為“或”門電路。在邏輯關(guān)系中，“非”就是否定或相反的意思。實(shí)現(xiàn)“非”邏輯關(guān)系的電路稱為“非”門電路。幾種常用邏輯門邏輯門與門或門非門符號(hào)邏輯式&邏輯門或非門異或門與非門符號(hào)邏輯式=1&≥1≥11&≥1&與或非門下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——邏輯門電路10.3TTL門電路一、TTL與非門電路1.工作原理（1）A、B、C和D中一個(gè)或多個(gè)為低電平(0V)時(shí)（2）A、B、C和D全部為高電平(3V)時(shí)0V3V3V3V0.7V導(dǎo)通截至高電平導(dǎo)通，截至，輸出F為高電平3V截至飽和導(dǎo)通1.4V低電平飽和導(dǎo)通，截至，輸出F為低電平與非邏輯關(guān)系(懸空)門電路和組合邏輯電路——TTL門電路下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)TTL與非門電路

門電路和組合邏輯電路——TTL門電路電工電子技術(shù)基礎(chǔ)設(shè)：uA=0.3VuB=uC=3.6V，則

VB1=(0.3+0.7)V=1VuY=5–ube3–ube4–uR2T2、T5

截止，T3、

T4

導(dǎo)通，小=(5–0.7–0.7)V=3.6VY=1+5VABCT1R1R2T2T3T4T5R3R5R4YRL拉電流VB1=1VuY=3.6V(1)輸入不全為1+5VA

B

CR1C1B1

門電路和組合邏輯電路——TTL門電路電工電子技術(shù)基礎(chǔ)

設(shè)

uA

=

uB

=

uC

=

3.6

V，輸入端全部是高電平，

VB1

升高，足以使

T2、T5

導(dǎo)通，uo

=

0.3

V，Y

=

0。且

VB1

=

2.1

V，T1

發(fā)射結(jié)全部反偏。VC2=UCE2+UBE5=(0.3+0.7)V=1V，使T3

導(dǎo)通，T4

截止。+5VABCT1R1R2T2T3T4T5R3R5R4Y灌電流T1R1+VCCVB1=2.1VVC2=1VuY=0.3V(2)輸入全為1

門電路和組合邏輯電路——TTL門電路電工電子技術(shù)基礎(chǔ)由以上分析可知：當(dāng)輸入端A、B、C

均為高電平時(shí)，輸出端Y

為低電平。當(dāng)輸入端A、B、C

中只要有一個(gè)為低電平，輸出端Y就為高電平，正好符合與非門的邏輯關(guān)系。ABCY&與非門的邏輯功能：全1

出0，有0

出1。

門電路和組合邏輯電路——TTL門電路電工電子技術(shù)基礎(chǔ)74LS20與非門外引線排列圖2.電壓傳輸特性電壓傳輸特性——

將與非門的某一輸入端的電壓從0逐漸增大，而將其他輸入端接恒定的高電平時(shí)測(cè)得的輸出電壓隨輸入電壓變化的特性。電壓傳輸特性下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——TTL門電路3.性能參數(shù)（1）輸出高電壓（2）輸出低電壓輸入至少1個(gè)為低電平時(shí)的輸出電壓值典型值：3.5V規(guī)范值:≥2.4V輸入全為高電平時(shí)的輸出電壓值規(guī)范值:≤0.4V（3）關(guān)門電壓保證輸出高電平所允許的最大輸入低電平的電壓值通常:≥0.8V抗干擾能力（4）開(kāi)門電壓保證輸出低電平所允許的最小輸入高電平的電壓值通常:≤1.8V（5）扇形系數(shù)輸出端能帶動(dòng)同類門的最大數(shù)目典型：≥8下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——TTL門電路晶體管導(dǎo)通時(shí)工作在深度飽和狀態(tài)（6）平均傳輸延時(shí)時(shí)間≤40nsTTL電路：電路允許工作速度越快越小，下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——TTL門電路二、集電極開(kāi)路與非門（OC門）(c)與非門(d)線與下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄___AB=電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——TTL門電路三、三態(tài)門1.三態(tài)門工作原理輸入端控制端輸出端（a）當(dāng)時(shí)，T1截至，D導(dǎo)通，F(xiàn)=A（b）當(dāng)時(shí)，T1飽和導(dǎo)通，T2截至，F(xiàn)呈高阻態(tài)下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——TTL門電路2.邏輯符號(hào)00113.三態(tài)門真值表高阻態(tài)低電平選通三態(tài)門高電平選通三態(tài)門表中為任意狀態(tài)下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄01電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——TTL門電路雙向三態(tài)門雙向三態(tài)門真值表01傳送方向下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——TTL門電路三態(tài)門的應(yīng)用（利用總線分時(shí)復(fù)用傳輸多路不同的信號(hào)）下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——TTL門電路四、TTL門電路分類TTL電路54系列74系列工作環(huán)境電源電壓54/74系列54/74系列54/74H系列54/74S系列54/74LS系列54/74AS系列54/74ALS系列標(biāo)準(zhǔn)系列高速系列肖特基系列低功耗肖特基系列先進(jìn)的肖特基系列先進(jìn)的低功耗肖特基系列下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)

門電路和組合邏輯電路——TTL門電路10.4CMOS門電路

一、CMOS非門電路CMOS電路是由PMOS和NMOS場(chǎng)效應(yīng)管組成集成電路（反相器）(1)當(dāng)時(shí)工作原理NMOS管截止

低電平PMOS管導(dǎo)通(2)當(dāng)時(shí)NMOS管導(dǎo)通

高電平PMOS管截止該電路具有非邏輯功能

高電平

低電平

門電路和組合邏輯電路——CMOS門電路下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)二、CMOS或非門電路負(fù)載管驅(qū)動(dòng)管工作原理(1)至少1個(gè)輸入端為1時(shí)T3、T4至少1個(gè)導(dǎo)通T1、T2截止F=0(2)輸入端全為0時(shí)T3、T4截止T1、T2導(dǎo)通F=1該電路具有或非邏輯功能下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——CMOS門電路三、CMOS傳輸門電路工作原理（1）設(shè)當(dāng)C=UCC，C=0V時(shí)（開(kāi)關(guān)接通）（2）當(dāng)C=0V，C=UCC時(shí)（開(kāi)關(guān)斷開(kāi)）不能傳輸下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——CMOS門電路C=1，C=0傳輸門導(dǎo)通C=0，C=1傳輸門截止因?yàn)镸OS管結(jié)構(gòu)對(duì)稱，源極與漏極可以互換，所以CMOS傳輸門具有雙向傳輸性能。（可控雙向開(kāi)關(guān)）下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——CMOS門電路傳輸門既可傳輸數(shù)字信息，也可傳輸模擬信號(hào)。C=1開(kāi)關(guān)接通C=0開(kāi)關(guān)斷開(kāi)集成電路：CD4066（含4個(gè)雙向模擬開(kāi)關(guān)）下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——CMOS門電路四、CMOS集成邏輯門電路特點(diǎn)1.電源工作電壓范圍大2.功耗小，集成度高總功耗小于1mW3.抗干擾能力強(qiáng)抗干擾可達(dá)到電源的4.負(fù)載能力強(qiáng)扇出系數(shù)至少為20，最大為505.CMOS電路的工作速度比TTL慢大規(guī)模和超大規(guī)模集成電路CMOS特點(diǎn)：功耗低、抗干擾能力強(qiáng)、電源電壓范圍寬。下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——CMOS門電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——CMOS門電路

特別提示TTL是晶體管-晶體管集成邏輯電路的簡(jiǎn)稱，實(shí)現(xiàn)“與非”的邏輯功能。三態(tài)輸出“與非”門又稱三態(tài)門具有的“高電平”和“低電平”輸出狀態(tài)外，還有第三種狀態(tài)，即“高阻”狀態(tài)（或稱禁止?fàn)顟B(tài)），其中E為控制端（又稱使能端），使能端工作時(shí)執(zhí)行正?！芭c非”功能，否則輸出端處于高阻狀態(tài)。由于電路結(jié)構(gòu)不同，也有當(dāng)控制端為高電平時(shí)出現(xiàn)高阻狀態(tài)，而在低電平時(shí)電路處于工作狀態(tài)。10.5組合邏輯電路

一、邏輯代數(shù)門電路和組合邏輯電路——組合邏輯電路公式名稱基本邏輯運(yùn)算公式內(nèi)容與運(yùn)算或運(yùn)算非運(yùn)算A·0=0A·1=AA·A=AA+0=AA+1=1A+A=AA=AA·A=0交換律A+B=B+AA·B=B·A結(jié)合律A+B+C=(A+B)+C=A+(B+C)A·B·C=(A·B)·C=A·(B·C)分配律A·(B+C)=A·B+A·CA+B·C=(A+B)·(A+C)A·(B+C)=A·B+A·CA·(B+C)=A·B+A·C吸收律反演律

重復(fù)項(xiàng)添加定理A+A·B=AA+B+C+···=A·B·C···A·B·C····=A+B+C+···AB=AB+ABA+A=1A·(A+B)=AA·(A+B)=ABAB+A·B=AA+AB=A+B(A+B)(A+B)=AA=A+AB+AC(摩根定律)下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路右邊=左邊求證求證左邊=右邊下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄[證明][例題][例題][證明]電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路邏輯代數(shù)中定律和公式都是邏輯關(guān)系，不是數(shù)量關(guān)系。注意化簡(jiǎn):下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄[例題][解]電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路二、組合邏輯電路的分析下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路分析組合邏輯電路的一般步驟：1.根據(jù)給定的邏輯圖，寫(xiě)出邏輯表達(dá)式；2.運(yùn)用邏輯代數(shù)，化簡(jiǎn)表達(dá)式；3.列出真值表；4.分析電路的邏輯功能。根據(jù)邏輯圖寫(xiě)邏輯表達(dá)式列出真值表化簡(jiǎn)表達(dá)式分析邏輯功能分析過(guò)程下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路

分析圖示電路的邏輯功能。1.寫(xiě)出邏輯表達(dá)式2.寫(xiě)出真值表001001113.邏輯功能相相異同出出

10&&&&異或0110下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄[解][例題]電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路

分析圖示電路的邏輯功能。&=1&&=1AB（1）從輸入量開(kāi)始，逐級(jí)寫(xiě)出各邏輯門的輸出，并化簡(jiǎn)下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄[解][例題]電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路（2）列出真值表0000011001010100111101110001011001101011（3）分析邏輯功能兩個(gè)一位二進(jìn)制相加，考慮低位向本位進(jìn)位的加法器全加器全加器的邏輯符號(hào)下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路n位全加器下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路三、組合邏輯電路的設(shè)計(jì)設(shè)計(jì)組合邏輯電路步驟：1.定義0和1，把具體實(shí)際問(wèn)題轉(zhuǎn)化為用邏輯語(yǔ)言描述；2.根據(jù)邏輯要求列出真值表；3.由真值表寫(xiě)出邏輯表達(dá)式，并對(duì)其化簡(jiǎn)或變換；4.根據(jù)邏輯表達(dá)式畫(huà)出邏輯電路圖。（寫(xiě)圖）定義0和1列出真值表化簡(jiǎn)表達(dá)式設(shè)計(jì)邏輯電路設(shè)計(jì)過(guò)程下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路寫(xiě)表達(dá)式根據(jù)功能要求

舉重比賽成績(jī)的有效性由三個(gè)裁判來(lái)評(píng)判。評(píng)判規(guī)則是少數(shù)服從多數(shù)。對(duì)每次舉重若有兩個(gè)或兩個(gè)以上裁判認(rèn)可運(yùn)動(dòng)員已完成舉重動(dòng)作，該次成績(jī)就有效，否則該次成績(jī)無(wú)效。試設(shè)計(jì)一個(gè)評(píng)判電路。[解]（1）將實(shí)際問(wèn)題轉(zhuǎn)化為邏輯問(wèn)題，定義0和1

A、B和C為3個(gè)裁判意見(jiàn)：1—認(rèn)可舉重動(dòng)作0—不認(rèn)可舉重動(dòng)作F為評(píng)判結(jié)果：0—成績(jī)無(wú)效1—成績(jī)有效[例題1]下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路（3）由真值表寫(xiě)邏輯表達(dá)式(“抓1求或”)，并化簡(jiǎn)00000110010101001111011100010111下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄（2）根據(jù)邏輯要求列出真值表電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路（4）根據(jù)邏輯表達(dá)式畫(huà)出邏輯電路思考若要求全部用與非門組成邏輯電路，如何實(shí)現(xiàn)？下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路設(shè)計(jì)組合邏輯電路應(yīng)注意問(wèn)題：設(shè)計(jì)中考慮集成電路品種數(shù)量應(yīng)盡量少盡量充分利用集成電路芯片中的資源盡量使用市場(chǎng)上流行的中、大規(guī)模集成電路下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——組合邏輯電路10.6常用組合邏輯模塊

門電路和組合邏輯電路——常用組合邏輯模塊編碼器的一般框圖輸入信息輸出代碼M-N線編碼器︰︰︰︰MN其中M與N的關(guān)系編碼器分為：二進(jìn)制編碼器、二-十進(jìn)制編碼器一、編碼器

下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)將代表某些特定含義信息(十進(jìn)制數(shù)、字母和符號(hào)等)編成相應(yīng)二進(jìn)制數(shù)碼，完成這種功能邏輯電路叫編碼器。二-十進(jìn)制編碼器輸入端輸出端S十個(gè)按鍵S0~S9當(dāng)按下S7鍵時(shí)，01111111110111170111&&&≥1&&0123456789S=1,輸出有效S=0,輸出無(wú)效標(biāo)志位下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊8421碼編碼器真值表

十進(jìn)制數(shù)0000011111111110001011111111100011011111111011111111011111111011111110111111111101111111011111111011111110111111111101111111101000110011110010101101001110111010100111023456789邏輯表達(dá)式

下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊二、譯碼器

譯碼器

將具有特定含義的二進(jìn)制代碼變換成一定輸出信號(hào)，以表示二進(jìn)制代碼的原意的組合邏輯電路。譯碼是編碼的逆過(guò)程位輸入種輸出二進(jìn)制代碼譯碼器︰︰︰︰︰︰輸出信息譯碼器原理框圖下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊3線-8線譯碼器74LS138邏輯電路一、二進(jìn)制譯碼器

片選&&&&&&&1111&&11下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊輸出端表達(dá)式（不考慮“片選端”）真值表1111111011111101111110111111011111011111111011111011111101111111000010001011100110101111輸入輸出下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊74LS138邏輯符號(hào)輸入(二進(jìn)制代碼)輸出信息

片選譯碼器正常工作狀態(tài)譯碼器處于禁止?fàn)顟B(tài)為其它情況下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊二、二-十進(jìn)制譯碼器二–十進(jìn)制譯碼器具有將二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)功能。輸入二進(jìn)制代碼輸出信息74LS42邏輯符號(hào)輸入與輸出關(guān)系下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊74LS42邏輯功能表輸入輸出11111110111111010000100000100110100011001010111000010101111111111011111111011111110111111111101111111011111111011111111111111111101111111101其他情況1111111111下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊1.LED數(shù)碼顯示器LED是利用某些氧化物型半導(dǎo)體PN結(jié)具有光電效應(yīng)制成LED特點(diǎn)：工作電壓低（1.5V~3V）、體積小、壽命長(zhǎng)、工作可靠、顏色豐富（紅、黃、綠）常用數(shù)碼顯示器件：LED缺點(diǎn)：工作電流較大，每段電流幾毫安到十幾毫安半導(dǎo)體數(shù)碼管(LED)液晶顯示器半導(dǎo)體數(shù)碼管液晶顯示器液晶顯示器的功耗非常低，特別適合便攜式電子產(chǎn)品三、顯示譯碼器下一頁(yè)上一頁(yè)節(jié)首頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊下一頁(yè)上一頁(yè)章目錄電工電子技術(shù)基礎(chǔ)門電路和組合邏輯電路——常用組合邏輯模塊共陰極共陽(yáng)極11111000111100100000110110100001輸入端低電平點(diǎn)亮發(fā)光二極