計算機組成原理（2024）學(xué)習(xí)通超星期末考試答案章節(jié)答案2024年

計算機組成原理（2024）學(xué)習(xí)通超星期末考試章節(jié)答案2024年1-4、32位格式最多能表示232個不同的數(shù)。用IEEE754標(biāo)準(zhǔn)32位浮點格式最多能表示多少個不同的數(shù)？為什么？

答案:由于32位二進(jìn)制無論怎么樣，只有232個不同的編碼，所以同樣表示232個不同的浮點數(shù)，只是數(shù)據(jù)表示的范圍比32位定點數(shù)更廣。IEEE754標(biāo)準(zhǔn)32位浮點格式為（-1）S×1.M×2E-127（其中S：1位，M：23位原碼，E：8位移碼，從而S有2種編碼，M有223種編碼，E有28種編碼），所以該標(biāo)準(zhǔn)的32位格式可以表示2×223×28=232個不同的數(shù)，數(shù)據(jù)在小數(shù)點前位（整數(shù)位）不超過23范圍內(nèi)分布密集，相鄰兩個數(shù)的差都小于等于1，但是小數(shù)點前位（整數(shù)位）超過23范圍時，數(shù)據(jù)分布變得越來越稀疏，相鄰的數(shù)以2倍來增長，但是表示的范圍很廣，表示的數(shù)的絕對值最小能到（1+2-23）×2-126，最大能到（2-2-23）×2127。1-3、

已知x和y，用變形補碼計算x+y和x-y，同時指出結(jié)果是否溢出。（必須有計算步驟，作業(yè)本上寫完，拍照上傳?。?）x=-10110，y=-00001（2）x=11011，y=-10011

答案:（4個運算各10分）1-2、將下列十進(jìn)制數(shù)表示成IEEE754標(biāo)準(zhǔn)的32位浮點規(guī)格化數(shù)（16進(jìn)制表示）。（1）-27/64：_____H；（2）-1.5：_____H；（3）384：_____H。

答案:BED80000;BFC00000;43C000001-1、寫出下列各整數(shù)的原碼、反碼、補碼表示（用8位二進(jìn)制數(shù)，若沒有對應(yīng)的碼，則填“無”）。（1）-35：原碼_____，反碼_____，補碼_____；（2）-128：原碼_____，反碼_____，補碼_____。

答案:10100011；10100011b;11011100；11011100b;11011101；11011101b;無;無;10000000；10000000b3-3、請說明3-1題的譯碼方案，并畫出SRAM與CPU的連線，CPU有20條地址總線A19～A0，32條數(shù)據(jù)總線D31～D0，控制總線

R/W(讀/寫)。

答案:根據(jù)題3-1的答案，SRAM芯片需要8片，其中位擴展4片，即4片為一組，字?jǐn)U展2組。主存地址空間分布如下圖，SRAM需19位（219=512K片內(nèi)單元）片內(nèi)地址，高1位（21=2組字?jǐn)U展芯片）進(jìn)行片選，故用A19地址經(jīng)譯碼產(chǎn)生片選信號，低位地址A18～A0直接連接芯片地址線進(jìn)行片內(nèi)尋址。芯片地址范圍A19A18～A0SRAM3～SRAM000000H～7FFFFH0000000000000000000…111111111111111111SRAM7～SRAM480000H～FFFFFH1000000000000000000…1111111111111111113-2、已知某64位機主存采用半導(dǎo)體存儲器，其地址總線為32位A31～A0，數(shù)據(jù)總線為64位，按字節(jié)編址，允許字節(jié)（8位）、雙字節(jié)（16位）、半字（32位）、字（64位）訪問。若使用128M×8位的DRAM芯片組成該機所允許的最大主存空間，并選用內(nèi)存條結(jié)構(gòu)形式，那么：（1）若每個內(nèi)存條為128M×64位，共需_____個內(nèi)存條；（2）每個內(nèi)存條內(nèi)共有_____個DRAM芯片，為了實現(xiàn)多字節(jié)并行訪問，需要以多模塊_____（順序\交叉）方式組成，共有_____個模塊，而每個模塊有_____個DRAM芯片，由地址總線_____位作為模塊地址；（3）CPU選擇各內(nèi)存條時需要地址總線的_____位來譯碼，各內(nèi)存條之間以多模塊_____（順序\交叉）方式組成整個內(nèi)存空間。

答案:4;8;交叉;8;1;A2～A0；A2—A0；A2—A0；A2～A0;A31～A30；A31—A30；A31—A30；A31～A30;順序3-1、設(shè)有一個具有20位地址和32位存儲字長（按字編址，不支持字節(jié)、半字訪問）的存儲器，那么：（1）該存儲器能存儲_____字節(jié)的信息；（2）如果存儲器由512K×8位SRAM芯片組成，需要_____片；（3）需要_____（高\低）_____位地址作芯片選擇。

答案:4M;8;高;14-4、請把4-1和4-2題的解題步驟寫在作業(yè)本上，拍照上傳。

答案:見4-1和4-2的答案解析。/star3/origin/bfa9d8a902c6f16fc2ee64c5b0193f87.png

答案:512;128;204;304、305、306、307;512;18;10752;112644-1、某計算機的主存地址空間大小為256MB，按字節(jié)編址。指令Cache和數(shù)據(jù)Cache分離，均有8個Cache行，每個Cache行大小為64B，數(shù)據(jù)Cache采用直接映射方式?，F(xiàn)有兩個功能相同的程序A和B，其偽代碼如下所示：程序A：inta[256][256];…intsum_array1(){

inti,j,sum=0;

for(i=0;i<256;i++)

for(j=0;j<256;j++)

sum+=a[i][j];

returnsum;}程序B：inta[256][256];…intsum_array2(){

inti,j,sum=0;

for(j=0;j<256;j++)

for(i=0;i<256;i++)

sum+=a[i][j];

returnsum;}

假定int類型數(shù)據(jù)用32位補碼表示；程序編譯時，i、j和sum均分配在寄存器中，數(shù)組a分配在內(nèi)存，按行優(yōu)先方式存放；程序運行時，數(shù)組a分配的首地址為320（十進(jìn)制數(shù)）。請回答下列問題。（1）Cache每行標(biāo)記項中標(biāo)記位長度是_____位，若不考慮用于Cache一致性維護(hù)和替換算法的控制位，只考慮標(biāo)記位和一個有效位，標(biāo)記項表與Cache行一起在一個Cache里，那么數(shù)據(jù)Cache的總?cè)萘渴莀____B；（2）數(shù)組元素a[0][31]和a[1][1]各自所在的主存塊對應(yīng)的Cache行號分別是_____和_____；（3）程序A和B的數(shù)據(jù)訪問命中率分別是_____和_____，程序_____的執(zhí)行時間更短。

答案:19;532;6;5;93.75%;0;A/star3/origin/7cec135f52a27d19a96230c5dd7c69f1.png

答案:（1）各功能部件的連接關(guān)系，以及數(shù)據(jù)通路如下圖所示：（2）分析過程如下：l

取指令送到IR并譯碼；l

取源操作數(shù)和目的操作數(shù)；l

將源操作數(shù)和目的操作數(shù)相加送到目的寄存器；指令周期流程圖如下：（3）另外增加一個指令存儲器后，數(shù)據(jù)通路如下圖所示：指令周期流程圖如下：/star3/origin/128ddc6be145d845d3c4d47b4092a07c.jpg

答案:（1）在原理圖中補充六個通用寄存器及其相關(guān)控制信號如下：（2）指令周期方框圖及相應(yīng)控制信號如下：/star3/origin/1844b1830f40bd1292325583a0705cd0.png

答案:（1）分析過程如下：l

取指令送到IR并譯碼；l

取源操作數(shù)和目的操作數(shù)；l

將源操作數(shù)和目的操作數(shù)相加送到目的寄存器；指令周期流程圖如下：（2）需要另外增加一個指令存儲器，那么數(shù)據(jù)通路如下圖所示：那么指令周期流程圖如下：6-2、（1）在中斷響應(yīng)階段CPU進(jìn)行哪些操作？

（2）請把6-1題的解題步驟寫在作業(yè)本上，拍照上