昆明學院教案編寫格式(數(shù)字電路)

昆明學院教案課程名稱數(shù)字電子技術(shù)課程性質(zhì)專業(yè)必修總學時數(shù)64專業(yè)、班級20XX級計算機科學技術(shù)2班、4班任課教師王玉見20XX年9月課程基本信息課程名稱數(shù)字電子技術(shù)課程性質(zhì)專業(yè)必修學分3學時總學時：64學時其中：課堂講授54學時；課內(nèi)實驗10學時開課部門計算機與網(wǎng)絡(luò)技術(shù)系任課教師王玉見授課專業(yè)、班級20XX級計算機科學技術(shù)2班、4班開課學期二年級上學期成績評定平時成績占20%期末成績占80%考核方式考試選用教材書名主編出版社出版日期《數(shù)字電路與邏輯設(shè)計》寧帆等編著人民郵電出版社20XX年2月本課程在本專業(yè)人才培養(yǎng)方案中的地位和作用《數(shù)字電路與邏輯設(shè)計》是計算機科學與技術(shù)專業(yè)的主干課程，是一門專業(yè)技術(shù)基礎(chǔ)課。它不僅為《計算機組成原理與匯編程序設(shè)計》、《微機接口技術(shù)》、《計算機系統(tǒng)結(jié)構(gòu)》、《數(shù)據(jù)通信與計算機網(wǎng)絡(luò)》等后續(xù)課程提供必要的基礎(chǔ)知識，而且是一門理論與實踐結(jié)合密切的硬件基礎(chǔ)課程。本課程教學目標通過本課程的教學，學生應該熟練掌握數(shù)字電子技術(shù)的有關(guān)基礎(chǔ)知識，能夠闡述各種數(shù)字電路基本單元的邏輯功能，掌握分析和設(shè)計數(shù)字電路或電子系統(tǒng)的方法，并能夠運用基本理論、基本知識和基本技能解決數(shù)字電子技術(shù)方面的實際問題，提高自己分析問題和解決問題的能力。數(shù)字電子技術(shù)是研究數(shù)字信號的運算、變換和存儲的一門科學。為以后深入學習相關(guān)領(lǐng)域中的內(nèi)容，以及電子技術(shù)在專業(yè)中的應用打好基礎(chǔ)。學生用主要參考資料[1]閻石，《數(shù)字電子技術(shù)基礎(chǔ)（第四版）》。高等教育出版社，1998．11

[2]康華光主編，《電子技術(shù)基礎(chǔ)》數(shù)字部分（第三版）。高等教育出版社，1998

[3]張建華主編，《數(shù)字電子技術(shù)》。北京，機械工業(yè)出版社，1994教學進度計劃表（2009學年上學期）課程名稱：數(shù)字電子技術(shù)課程性質(zhì)：專業(yè)必修開課部門：計算機與網(wǎng)絡(luò)技術(shù)系任課教師：王玉見專業(yè)、班級：20XX級計算機科學技術(shù)2班、4班人數(shù)：38+45總學時數(shù)：64課堂講授學時數(shù)：54課內(nèi)實驗學時數(shù)：10周次學時章、節(jié)、標題教學主要內(nèi)容（講授、討論、習題、實驗、實習）擬布置作業(yè)及要求12第一章數(shù)制、編碼與邏輯代數(shù)第1節(jié)概述第2節(jié)數(shù)制與數(shù)制轉(zhuǎn)換(1)數(shù)制(2)數(shù)制間的轉(zhuǎn)換12第一章數(shù)制、編碼與邏輯代數(shù)第3節(jié)編碼(1)二進制編碼(2)檢錯糾錯碼第4節(jié)布爾代數(shù)基本概念(1)布爾代數(shù)定義(2)布爾代數(shù)的基本定理(3)布爾代數(shù)的三規(guī)則22第一章數(shù)制、編碼與邏輯代數(shù)第5節(jié)邏輯函數(shù)及其應用(1)邏輯函數(shù)(2)三種基本邏輯運算第6節(jié)邏輯函數(shù)的化簡(1)代數(shù)法化簡22第一章數(shù)制、編碼與邏輯代數(shù)(2)卡諾圖(3)卡諾圖法化簡(4)具有約束條件的邏輯函數(shù)化簡第7節(jié)邏輯函數(shù)的建立及表示方法34第二章邏輯門電路第1節(jié)半導體二極管和三極管的開關(guān)特性

(1)半導體二極管的開關(guān)特性

(2)三極管的開關(guān)特性

(3)提高晶體三極管開關(guān)速度的途徑第2節(jié)場效應管的開關(guān)特性

(1)N溝道增強型MOS管的開關(guān)特性

(2)NMOS反相器

第3節(jié)基本邏輯門電路

(1)二極管“與”門和“或”門電路

(2)三極管“非”門電路

(3)復合門電路44第二章邏輯門電路第4節(jié)TTL“與非”門電路(1)典型TTL“與非”門電路(2)TTL“與非”門的電壓傳輸特性(3)TTL“與非”門的主要參數(shù)(4)TTL門電路的改進(5)集電極開路TTL門（OC門）(6)三態(tài)TTL門（TS門）第5節(jié)CMOS邏輯門電路(1)CMOS反相器(2)CMOS“與非”門(3)CMOS“或非”門(4)CMOS傳輸門(5)CMOS三態(tài)門第6節(jié)雙極型其它類型門電路(1)高閥值邏輯門電路（HTL）(2)射極耦合邏輯門電路（ECL）(3)集成注入邏輯門電路（IIL）第7節(jié)正邏輯與負邏輯(1)正負邏輯的基本概念(2)門電路的兩種邏輯符號54第三章組合邏輯電路第1節(jié)概述第2節(jié)組合邏輯電路的分析與設(shè)計(1)組合邏輯電路的一般分析方法(2)組合邏輯電路設(shè)計的基本思想(3)組合邏輯電路的一般設(shè)計方法(4)組合邏輯電路設(shè)計舉例64第三章組合邏輯電路第3節(jié)常用MSI組合邏輯電路(1)編碼器(2)譯碼器(3)數(shù)據(jù)選擇與分配器(4)數(shù)字比較器(5)加法器第4節(jié)MSI組合邏輯器件的應用舉例(1)數(shù)據(jù)選擇器的應用舉例(2)譯碼器的應用舉例(3)加法器的應用舉例72第三章組合邏輯電路第4節(jié)組合邏輯電路中的競爭——冒險現(xiàn)象(1)組合邏輯電路中的競爭——冒險現(xiàn)象(2)競爭——冒險現(xiàn)象的判斷(3)冒險現(xiàn)象的消除82第四章觸發(fā)器第1節(jié)基本觸發(fā)器(1)基本觸發(fā)器的邏輯結(jié)構(gòu)和工作原理(2)基本觸發(fā)器功能的描述第2節(jié)同步觸發(fā)器(1)同步RS觸發(fā)器(2)同步D觸發(fā)器(3)同步觸發(fā)器的觸發(fā)方式和空翻問題第3節(jié)主從觸發(fā)器(1)主從觸發(fā)器基本原理(2)主從JK觸發(fā)器及其一次翻轉(zhuǎn)現(xiàn)象(3)集成主從JK觸發(fā)器94第四章觸發(fā)器第4節(jié)邊沿觸發(fā)器(1)CMOS邊沿觸發(fā)器(2)TTL邊沿觸發(fā)器(3)維持阻塞D觸發(fā)器第5節(jié)觸發(fā)器類型轉(zhuǎn)換(1)T觸發(fā)器和T’觸發(fā)器(2)觸發(fā)器類型轉(zhuǎn)換第6節(jié)集成觸發(fā)器的脈沖工作特性和動態(tài)參數(shù)(1)集成主從JK觸發(fā)器的脈沖工作特性和動態(tài)參數(shù)(2)維持阻塞D觸發(fā)器的脈沖工作特性和動態(tài)參數(shù)102第五章時序邏輯電路第1節(jié)概述(1)時序邏輯電路的特點(2)時序邏輯電路的功能描述方法(3)時序邏輯電路的分類第2節(jié)時序邏輯電路的分析114第五章時序邏輯電路第3節(jié)計數(shù)器(1)同步計數(shù)器(2)異步計數(shù)器第4節(jié)寄存器和移位寄存器(1)寄存器(2)移位寄存器(3)動態(tài)MOS移位寄存器124第五章時序邏輯電路第5節(jié)時序邏輯電路的設(shè)計(1)用SSI器件設(shè)計同步時序邏輯電路(2)用SSI器件設(shè)計異步時序邏輯電路(3)用MSI器件設(shè)計時序邏輯電路舉例134第六章可編程邏輯器件（PLD）第1節(jié)概述

(1)PLD的基本機構(gòu)

(2)PLD電路表示法

（3）PLD的分類第2節(jié)PAL和GAL器件

(1)可編程陣列邏輯（PAL）器件

(2)通用陣列邏輯（GAL）器件

（3）PAL和GAL器件的編程142第六章可編程邏輯器件（PLD）第3節(jié)EPLD和CPLD器件

(1)EPLD器件及其結(jié)構(gòu)原理

(2)CPLD器件及其結(jié)構(gòu)原理

（3）EPLD和CPLD器件的編程第4節(jié)ISP—PLD器件

(1)低密度ISP—PLD原理

(2)高密度ISP—PLD原理

（3）ISP—GDS原理

第5節(jié)FPGA器件

(1)FPGA器件概述

(2)FPGA的基本原理

（3）FPGA的互連資源152第七章脈沖波形的產(chǎn)生和整形第1節(jié)概述

(1)脈沖電路分析方法

(2)RC電路的應用

（3）PLD的分類

第2節(jié)單穩(wěn)態(tài)觸發(fā)器

(1)用門電路組成的單穩(wěn)態(tài)觸發(fā)器

(2)集成單穩(wěn)態(tài)觸發(fā)器

（3）單穩(wěn)態(tài)觸發(fā)器的應用

第3節(jié)多諧振蕩器

(1)自激多諧振蕩器

(2)環(huán)型振蕩器

（3）石英晶體多諧振蕩器162第七章脈沖波形的產(chǎn)生和整形第4節(jié)施密特觸發(fā)器

(1)用門電路組成的施密特觸發(fā)器

(2)集成施密特觸發(fā)器

（3）施密特觸發(fā)器的應用

第5節(jié)555定時器

(1)555定時器的電路結(jié)構(gòu)與功能

(2)555定時器的典型應用教研室主任：年月日教案教學題目：（章、節(jié)）第一章數(shù)制、編碼與邏輯代數(shù)學時數(shù)4教學目的和要求：通過學習本章，要求對數(shù)字信號、數(shù)字電路及數(shù)字邏輯關(guān)系有較深的理解。教學基本內(nèi)容：1.1數(shù)字信號與數(shù)字電路1.2數(shù)制與二進制編碼1.3邏輯代數(shù)與邏輯函數(shù)1.4邏輯函數(shù)的描述教學重點與難點：重點：邏輯代數(shù)與邏輯函數(shù)難點：邏輯函數(shù)的描述教學過程：1．課前復習：數(shù)字信號、模擬信號2．講授新課：1.1數(shù)字信號與數(shù)字電路1.1.1數(shù)字信號與數(shù)字電路 表示信號的物理參量之一是信號的強度隨時間變化的特性，即信號的時域特性，具體到電子系統(tǒng)中所采用的信號則是電壓或電流的時間特性。圖圖1-1-1信號示例模擬信號的特點是信號參量的取值隨連續(xù)時間的變化而保持其連續(xù)性，模擬信號的特性一般如圖1-1-1（a）所示。通常把工作在模擬信號下的電子電路稱為模擬電路。數(shù)字信號與模擬信號相反，其參量取值是離散變化的。數(shù)字信號的特點是其強度的取值是有限個數(shù)，圖1-1-1（b）所示為二進制數(shù)字信號。1.1.2數(shù)字電路的分類 數(shù)字電路的基本構(gòu)成單元主要有電阻、電容和二極管、三極管等元器件。按電路組成結(jié)構(gòu)劃分為分立元件電路和集成電路兩類。其中，按集成電路在一塊硅片上包含的邏輯門電路或元件的數(shù)量即集成度，又分為小規(guī)模（SSI）(SmallScaleIntegration)、中規(guī)模（MSI）(MediumScaleIntegration)、大規(guī)模（LSI）和超大規(guī)模（VLSI）集成電路(VeryLargeScaleIntegration)。根據(jù)數(shù)字電路所用器件的不同，又可分為雙極型（DTL、TTL、ECL、I2L和HTL型）和單極型（NMOS、PMOS和CMOS型）電路兩類。1.2數(shù)制與二進制編碼1.2.1數(shù)制 數(shù)制是構(gòu)成多位數(shù)碼中每一位的方法和由低位向高位的進位規(guī)則，它也是人們在日常生活和科學研究中采用的計數(shù)方法。1.十進制 在十進制中，每一位有0、1、2、3、4、5、6、7、8、9十個數(shù)碼，超過9的數(shù)應“逢十進一”，即用多位數(shù)表示，這種方法稱為位置計數(shù)法。2.二進制 在數(shù)字系統(tǒng)中，廣泛地采用二進制計數(shù)制。主要原因是二進制的每一位數(shù)只有兩種可能取值，即“0”或“1”，可以用具有兩個不同穩(wěn)定狀態(tài)的電子開關(guān)來表示，使數(shù)據(jù)的存儲和傳送用簡單而可靠的方式進行。3.八進制和十六進制 對于計算機、數(shù)字通信、數(shù)據(jù)通信等數(shù)字系統(tǒng)來說，采用二進制計數(shù)制運算、存儲和傳輸信息極為方便，但書寫起來由于數(shù)碼過長很不方便，并且極易產(chǎn)生錯誤。1.2.2數(shù)制間的轉(zhuǎn)換1.各種進制→十進制轉(zhuǎn)換 把二進制、八進制、十六進制以及N進制數(shù)轉(zhuǎn)換為等值的十進制數(shù)，通常采用“加權(quán)法”。（1）整數(shù)部分的轉(zhuǎn)換（S）10＝Kn－12n－1＋Kn－22n－2＋…＋K121＋K020 ＝2×（Kn－12n－2＋Kn－22n－3＋…＋K1）＋K0（2）小數(shù)部分的轉(zhuǎn)換 一個十進制小數(shù)（S）10對應的等值二進制小數(shù)為（0.K－1K－2…K－m）2，由式（1－2－3）可知：（S）10＝K－12－1＋K－22－2＋…＋K－m2－m，兩邊同乘以2可得2×（S）10＝K－1＋（K－22－1＋…＋K－m2－m＋1）3.二進制數(shù)←→八進制、十六進制數(shù)的轉(zhuǎn)換 由于23＝8，24＝16，所以一位八進制所能表示的數(shù)值恰好相當于3位二進制數(shù)能表示的數(shù)值，而一位十六進制數(shù)與四位二進制數(shù)能表示的數(shù)值正好相當，因此八進制、十六進制與二進制數(shù)之間的轉(zhuǎn)換極為方便。1.2.3二進制編碼 通常數(shù)字系統(tǒng)中所攜帶的信息分為兩類，一類是字符信息，另一類是數(shù)值信息。1.二進制編碼 在二進制編碼中，采用結(jié)構(gòu)形式與二進制數(shù)完全相同的自然二進制碼是最簡單的編碼方式。2.二－十進制編碼（BCD） 一位十進制數(shù)有0～9個不同的信息，必須至少使用4位二進制數(shù)字。 8421編碼是靠取自然二進制數(shù)的前10個數(shù)碼并付給等值的十進制數(shù)字而獲得的，權(quán)值分別為23，22，21，1。 余3碼是在8421碼的基礎(chǔ)上把每個代碼都加（0011）2＝（3）10而形成的。余3碼是一種自補碼，即表1-2-1中以虛線為中心0～4和9 用格雷碼作運算時，必須首先將它轉(zhuǎn)換成二進制。3.可靠性編碼 為使數(shù)字電路不因代碼傳送出錯而發(fā)生故障，通常使用可靠性代碼。如采用格雷碼（Gray碼）傳送信息，電路不易出錯；用奇偶校驗碼可以檢查出錯誤；用漢明碼能夠檢查出錯誤并能加以改正。下面主要介紹奇偶校驗碼。 奇偶校驗分為奇校驗和偶校驗兩種。奇偶校驗碼是數(shù)字系統(tǒng)中最為常用的、簡單方便的檢錯編碼。奇偶校驗碼包括兩個部分：信息位＋校驗位，信息位為位數(shù)不限的任一種二進制代碼；校驗位又稱為冗余位，僅有一位。1.3邏輯代數(shù)與邏輯函數(shù)1.3.1邏輯代數(shù)與邏輯變量 邏輯（Logic）代數(shù)又稱為布爾（Boolean）代數(shù)，它是分析和設(shè)計邏輯電路的數(shù)學工具，也可用來描述數(shù)字電路和數(shù)字系統(tǒng)的結(jié)構(gòu)和特性。 二值邏輯的基本邏輯關(guān)系只有三種：邏輯乘、邏輯加、邏輯非。1.3.2基本邏輯運算與基本邏輯門1.邏輯與（乘）運算及與門 若決定某一事件的所有條件都成立，這件事就發(fā)生，否則這件事就不發(fā)生，這樣的邏輯關(guān)系稱邏輯與。2.邏輯或（加）運算及或門 若決定某一事件的條件中有一個或一個以上成立，這件事就發(fā)生，否則就不發(fā)生，這樣的邏輯關(guān)系稱為邏輯或。3.非邏輯運算及非門 發(fā)生某事件的條件是該事件成立的反，即該條件成立時，事件不發(fā)生；只有條件不成立時，該事件反而發(fā)生，這樣的邏輯關(guān)系稱為邏輯非。1.3.3復合邏輯運算 在實際邏輯運算中，上述三種基本運算是很少單獨出現(xiàn)的。復雜的邏輯關(guān)系往往是由與、或、非三種邏輯運算組合來實現(xiàn)。圖1-3-4復合邏輯的電路符號和邏輯函數(shù)表達式1.3.4邏輯代數(shù)的基本定 律和常用公式1.基本定律 邏輯代數(shù)是一門完整的學科，因此同普通代數(shù)一樣，有一些用于運算的定律。這些定律反映了邏輯運算的基本規(guī)律，是簡化邏輯函數(shù)、分析和設(shè)計邏輯電路的基本公式。2.幾個常用的公式表1－3－11常用公式公式序號A＋AB＝A（1－3－13）A＋B＝A＋B（1－3－14）AB＋A＝A（1－3－15）A（A＋B）＝A（1－3－16）AB＋CD＝（A＋C）（A＋D）（B＋C）（B＋D）（1－3－17）AB＋C＋BC＝AB＋C（1－3－18）3.異或函數(shù)和同或函 數(shù)的常用關(guān)系式 異或函數(shù)和同或函數(shù)與邏輯代數(shù)的基本定律很相似，它們都滿足交換律、結(jié)合律和分配律。1.3.5邏輯代數(shù)的三個基本定理 在邏輯代數(shù)中，有三個重要的基本定理，它們是代入定理、反演定理和對偶定理。1.代入定理 在任何邏輯代數(shù)等式中，如果等式兩邊所有出現(xiàn)某一變量的位置都代以一個邏輯函數(shù)，則等式仍然成立。2.反演定理 對原函數(shù)取反函數(shù)的過程稱為反演。對于任意一個邏輯函數(shù)Y，若將其中所有的“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，則得到的結(jié)果即為Y。這個規(guī)律稱為反演定理。在使用反演定理時還應注意遵守以下兩個原則：（1）仍需遵守“先括號后乘、加”的運算次序；（2）不屬于單個變量的反號應保留不變。3.對偶定理 對于任意一個邏輯函數(shù)Y，若將其中所有的“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，則得到的一個新邏輯式Y(jié)′，Y′稱為Y的對偶式，或者說Y和Y′互為對偶式。 若兩個邏輯式相等，則它們的對偶式也相等，這就是對偶定理。1.3.6正邏輯和負邏輯1.4邏輯函數(shù)的描述1.4.1邏輯函數(shù)的建立和 描述方法 對于任何一個具體的二值邏輯問題，我們常?？梢栽O(shè)定此問題產(chǎn)生的條件為輸入邏輯變量，設(shè)定此問題產(chǎn)生的結(jié)果為輸出邏輯變量，從而用邏輯函數(shù)來描述它。1.4.2邏輯函數(shù)表達式的 兩種標準形式 在討論邏輯函數(shù)的標準式之前，首先要了解最小項、最大項的定義和性質(zhì)，然后再介紹邏輯函數(shù)的最小項之和及最大項之積這兩種標準形式。1.最小項的定義和性質(zhì) 在n個變量的邏輯函數(shù)中，若m是由n個變量組成的乘積項，而且這n個變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱該乘積項m為該組邏輯變量的最小項。2.最小項標準與或表達式 任何一個邏輯函數(shù)，都可以表示成若干個最小項之和，稱為最小項標準與或表達式，或稱為最小項之和表達式，式（1-4-1）即為標準與或表達式。3.最大項的定義和性質(zhì) 在n個變量的邏輯函數(shù)中，若M是n個變量之和項，而且這n個變量均以原變量或反變量的形式在M中出現(xiàn)一次，則稱M為該組邏輯變量的最大項。 與最小項類似，最大項也有幾個重要的性質(zhì)。 （1）n個變量的全部最大項之積為0。 這是因為每一個最大項與變量的一組取值對應，即只有這一組取值才使該最大項為0，其余最大項的值都是1。（2）任意兩個最大項的之和為1，即Mi＋Mj=1（i≠j）。（3）n個變量的每一個最大項有n個相鄰項。（4）在變量個數(shù)相同的條件下，編號相同的最小項和最大項互為反函數(shù)，即4.最大項標準或與表達1.4.3邏輯函數(shù)的最簡表達式1.與或式變換成或與式2.與或式變換成與非-與非式3.與或式變換成或非-或非式4.與或式變換成與或非式3．課程小結(jié)：通過以上教學，學生掌握了邏輯函數(shù)的建立和變換。教學方式及教學方法：教學方式：多媒體教學方法：啟發(fā)式教學作業(yè)及課外訓練：P31,2、4、6教案教學題目：（章、節(jié)）第一章數(shù)制、編碼與邏輯代數(shù)學時數(shù)4教學目的和要求：掌握三種基本邏輯運算，邏輯函數(shù)的兩種化簡方法。教學基本內(nèi)容：第5節(jié)邏輯函數(shù)及其應用(1)邏輯函數(shù)(2)三種基本邏輯運算第6節(jié)邏輯函數(shù)的化簡(1)代數(shù)法化簡(2)卡諾圖(3)卡諾圖法化簡(4)具有約束條件的邏輯函數(shù)化簡第7節(jié)邏輯函數(shù)的建立及表示方法(2)卡諾圖(3)卡諾圖法化簡(4)具有約束條件的邏輯函數(shù)化簡第7節(jié)邏輯函數(shù)的建立及表示方法教學重點與難點：重點：邏輯函數(shù)化簡難點：邏輯函數(shù)的卡若圖化簡教學過程：1．課前復習：邏輯函數(shù)的建立方法2．講授新課：1.5邏輯函數(shù)的化簡 1.5.1邏輯函數(shù)的公式化簡法 1.并項法 2.吸收法 3.消去法 4.配項法 5.添加項法 1.5.2邏輯函數(shù)的卡諾圖化簡法 卡諾（Karnaugh，美國工程師）圖化簡法的基本原理是利用代數(shù)法中的并項法原則，即A＋A＝1，消去一個變量。這種方法能直接得到最簡與或表達式和最簡或與表達式，并且其化簡技巧相對公式化簡法更容易掌握。 1.卡諾圖的構(gòu)成 卡諾圖實質(zhì)上是將代表邏輯函數(shù)的最小項用方格表示，并將這些方格按相鄰原則排列而成的方塊圖。 2.用卡諾圖表示邏輯函數(shù) 由于任何一個邏輯函數(shù)都可以表示為若干最小項之和的形式，因此，也就可以用卡諾圖來表示任意一個邏輯函數(shù)。 3.用卡諾圖法化簡邏輯函 數(shù)為最簡與或式 由于卡諾圖具有的相鄰性，保證了幾何位置的兩方格所代表的最小項只有一個變量不同，當兩個相鄰項的方格為1時，可以利用式（1-3-15），即AB＋AB=A，使兩項合并為一項，消去兩方格不同的那個變量。 4.具有任意項的邏輯函數(shù)化簡 在實際的邏輯電路中，經(jīng)常會遇到某些最小項的取值可以是任意的，或者說這些最小項在電路工作時根本不會出現(xiàn)，例如BCD碼，用4位二進制數(shù)組成的16個最小項中的10個編碼，其中6個冗余項是不會出現(xiàn)的，這樣的最小項稱為任意項。在卡諾圖和真值表中用ф表示這些任意項。 由于任意項的取值可為1或0，利用卡諾圖化簡時，應根據(jù)對邏輯函數(shù)的化簡過程是否有利來決定任意項的取值。3．課程小結(jié)：介紹兩種化簡方法：公式法和卡若圖法。各自有特點。教學方式及教學方法：教學方式：多媒體教學方法：啟發(fā)式教學作業(yè)及課外訓練：P33,16、20、28教案教學題目：（章、節(jié)）第二章邏輯門電路學時數(shù)4教學目的和要求：讓學生了解,教學基本內(nèi)容：第1節(jié)半導體二極管和三極管的開關(guān)特性

(1)半導體二極管的開關(guān)特性掌握半導體二極管和三極管的開關(guān)特性以及場效應管的開關(guān)特性。

(2)三極管的開關(guān)特性

(3)提高晶體三極管開關(guān)速度的途徑第2節(jié)場效應管的開關(guān)特性

(1)N溝道增強型MOS管的開關(guān)特性

(2)NMOS反相器

第3節(jié)基本邏輯門電路

(1)二極管“與”門和“或”門電路

(2)三極管“非”門電路

(3)復合門電路教學重點與難點：重點：二極管和三極管的開關(guān)特性難點：復合門電路的分析教學過程：1．課前復習：邏輯函數(shù)的兩種化簡方法。2．講授新課：2.1雙極型器件的開關(guān)特性和三極管反相器2.2TTL邏輯門電路2.3其他類型的雙極型數(shù)字集成電路2.4CMOS門電路2.5NMOS集成電路2.6TTL與CMOS、ECL電路的連接2.1雙極型器件的開關(guān)特性和三極管反相器2.1.1半導體二極管的開關(guān)特性 二極管的開關(guān)特性主要表現(xiàn)在正向?qū)ㄅc反向截止兩個狀態(tài)轉(zhuǎn)換過程中所具有的特性。 如果用一個二極管代替圖2-1-1（a）所示電路中的開關(guān)SA時，可以得到圖2-1-1（b）所示的二極管開關(guān)電路。圖2-1-1二極管開關(guān)電路2.1.2雙極型三極管反相器 的靜態(tài)開關(guān)特性分析 在數(shù)字系統(tǒng)中，反相器是最基本的單元電路。反相器主要是利用半導體器件的開關(guān)特性，在輸入脈沖信號的作用下，輸出電壓的電平變化與輸入信號脈沖的變化相反，以實現(xiàn)邏輯非的功能。1.截止狀態(tài)分析 當輸入電壓為低電平，三極管發(fā)射結(jié)電壓Ube<0.5V（硅三極管開啟電壓）時，則電路可靠截止，現(xiàn)在檢查三極管反相器是否工作在截止狀態(tài)。2.飽和狀態(tài)分析2.1.3雙極型三極管反相器 的動態(tài)開關(guān)特性分析 在動態(tài)情況下，亦即三極管在截止和飽和導通兩種狀態(tài)間迅速轉(zhuǎn)換時，三極管內(nèi)部電荷的建立和消散都需要一定的時間，因而集電極電流ic的變化將滯后于輸入電壓ui的變化。 綜上分析可知，三極管反相器動態(tài)開關(guān)特性的滯后現(xiàn)象可以用三極管的PN結(jié)間存在電容效應來理解。討論三極管的動態(tài)開關(guān)特性，就是為了研究反相器在輸入電壓高低電平跳變時輸出信號電平的過渡特性，以便采用相應的措施提高反相器的工作速度。2.1.4雙極型三極管反相器 由對三極管反相器的分析可知，此電路完成了輸入電壓Ui和輸出電壓Uo反相的邏輯功能，故又將其稱為非門電路。 在一些實用的三極管反相器中，為了改善反相器的動態(tài)開關(guān)特性，提高其工作速度，除了選用開關(guān)型三極管和合理選擇電路元件參數(shù)外，通常還要采用以下的措施：①采用加速電容；②采用鉗位電路。2.2TTL邏輯門電路 1961年美國德克薩斯儀器公司率先將數(shù)字電路的元、器件和連線制作在同一硅片上，制成了集成電路（IntegratedCircuit，IC）。由于集成電路體積小、重量輕、可靠性好，因而在大多數(shù)領(lǐng)域里迅速取代了分立元件電路。2.2.1TTL反相器的電路結(jié) 構(gòu)和工作原理 TTL這種類型的集成電路的輸入端和輸出端均為三極管結(jié)構(gòu)，所以稱為三極管－三極管邏輯電路（Transistor-TransistorLogic），簡稱為TTL電路。1.電路結(jié)構(gòu) 反相器是TTL門電路中電路結(jié)構(gòu)最簡單的一種，電路結(jié)構(gòu)如圖2-2-1所示。圖2-2-1TTL反相器的典型電路結(jié)構(gòu)2.TTL反相器的靜態(tài)特性（1）電壓傳輸特性 TTL反相器電路輸出電壓隨輸入電壓的變化關(guān)系曲線叫做電壓傳輸特性曲線，如圖2-2-2所示，該曲線大體可分為4個區(qū)段。圖2-2-2電壓傳輸特性曲線（2）輸入特性 輸入特性是指輸入電流隨輸入電壓變化的特性。（3）輸入端負載特性 在具體使用門電路時，有時需要在輸入端與地之間或者輸入端與信號的低電平之間接入電阻RI，如圖2-2-5（a）所示。圖2-2-5反相器輸入負載特性（4）輸出特性 TTL反相器輸出電壓uo隨輸出負載電流iL的關(guān)系特性叫做輸出特性。輸出特性主要是反映邏輯門的負載特性，在輸出電平不同時，其特性是不同的。灌電流負載特性 當輸出為低電平時，輸出級的VT5管飽和導通而VT4管截止（見圖2-2-1），輸出端的等效電路如圖2-2-7所示。圖2-2-7反相器灌電流負載輸出等效電路拉電流負載特性 對圖2-2-1所示TTL反相器的分析可知，輸出高電平時VT5截止，VT4和VD2導通，輸出端的等效電路可以畫成圖2-2-9所示的形式。圖2-2-9TTL反相器高電平輸出等效電路3.TTL反相器的動態(tài)特性（1）傳輸延遲特性 在TTL電路中，當把理想的矩形電壓信號加到TTL反相器的輸入端時，輸出電壓的波形不僅要比輸入信號滯后，而且波形的上升沿和下降沿也將變壞，這樣的特性被稱為傳輸延遲特性，如圖2-2-11所示。圖2-2-11TTL反相器的動態(tài)電壓波形（2）電源的動態(tài)尖峰電流 TTL門電路工作在穩(wěn)定狀態(tài)時，電源供電電流大約為幾毫安。（3）空載功耗 集成電路的功耗和集成度密切相關(guān)。如果功耗大，芯片的集成度就不能高，否則將無法散熱而容易燒毀。其次，功耗大也將浪費電源能量，縮短電源的使用周期。當輸出端空載時，反相器輸出低電平時電路的功耗稱為空載導通功耗PON。PON=ICCLUCC2.2.2其他邏輯功能的 TTL門電路1.與非門2.或非門 或非門的典型電路如圖2-2-17所示。和反相器相比增加了一個由VT′1、VT′2和R′1所組成的輸入級和倒相級電路，增加的電路和VT1、VT2、R1的電路結(jié)構(gòu)完全相同，VT2和VT′2的集電極和發(fā)射極相并聯(lián)。3.與或非門 與或非門的電路結(jié)構(gòu)如圖2-2-18所示，圖中的輸入級采用兩個多發(fā)射極三極管組成“與或”邏輯形式。當VT2和VT′2有一個導通時，都將使VT5飽和導通，輸出為低電平；只有VT2和VT′2同時截止，輸出才為高電平。所以，該電路實現(xiàn)的邏輯關(guān)系可以歸納為：當任何一組輸入均為高電平時，輸出為低電平；而只有每一組輸入不全為高電平時，輸出才是高電平。圖2-2-18TTL與或非門電路結(jié)構(gòu)圖4.異或門 典型的異或門電路如圖2-2-19所示。圖中虛線右邊部分和或非門的倒相級、輸出級相同，只要VT6和VT7當中有一個基極為高電平，都能使VT8截止，VT9導通，輸出為低電平。圖2-2-19TTL異或門電路結(jié)構(gòu)圖5.TTL電路的改進 為滿足用戶在提高工作速度和降低功耗這兩方面的要求，繼上述的74系列電路之后，又相繼研制和生產(chǎn)了74H、74S、74LS、74AS、74ALS系列等改進的TTL電路。（1）74H系列 由74系列TTL與非門的工作過程可知，其產(chǎn)生傳輸延遲時間的主要原因是電路內(nèi)各三極管工作在深度飽和狀態(tài)。（2）74S系列 74S系列又稱為肖特基系列。為了進一步提高開關(guān)速度，可以采用抗飽和三極管（又稱為肖特基三極管），它是由普通三極管和肖特基勢壘二極管（SchottkyBarrierDiode，SBD）組合而成。（3）74LS系列 通常性能較理想的門電路應該不僅工作速度快，而且功耗也應該小。74LS系列就具有這樣的特點，故又稱為低功耗肖特基系列。2.2.3其他類型的TTL門電路1.集電極開路的門電路（OC門） 由圖2-2-24可見，主要原因是： ①推拉式輸出電路，無論輸出高電平還是低電平，其輸出電阻都很低。如若一個門的輸出是高電平，而另一個門的輸出是低電平，則輸出端并聯(lián)以后必然有很大的負載電流同時流過這兩個門的輸出級。由于這個電流很大，不但會使導通門的低電平抬高，而且還有可能損壞截止門。圖2-2-24推拉式輸出級并聯(lián)的情況②推拉式輸出結(jié)構(gòu)不能滿足驅(qū)動較大電流、較高電壓負載的要求。③推拉式輸出電路中，電源一經(jīng)確定（通常規(guī)定工作在＋5Ｖ），輸出的高電平也就固定了，因此無法滿足對不同輸出高低電平的需要。為了使門電路的輸出端能夠并聯(lián)使用，采用的方法就是把輸出級改為集電極開路的三極管結(jié)構(gòu)，稱為集電極開路的門電路（OpenCollectorGate，OC門），電路如圖2-2-25所示。圖2-2-25集電極開路與非門的電路結(jié)構(gòu)和邏輯符號 OC門可以直接驅(qū)動指示燈，也可以直接驅(qū)動繼電器，由于OC門能夠?qū)崿F(xiàn)“線與”功能，所以可以用在數(shù)據(jù)總線上。（1）求負載電阻的最大值 當所有的OC門同時截止時，輸出為高電平。為了保證高電平不低于規(guī)定的最小輸出高電平UoHmin，顯然負載電阻不能太大。（2）求負載電阻的最小值 只要有一個OC處于導通狀態(tài)，OC門的輸出就為低電平，如圖2-2-27（b）所示。為了保證全部輸入低電平電流通過OC門時，其輸出低電平不高于規(guī)定的最大輸出低電平UoLmax，流入導通OC門的電流不超過最大允許的負載電流ILM，則RL又不能選得太小。圖2-2-27OC門負載電阻RL的計算2.三態(tài)輸出門電路（TS門） 普通的TTL門有兩個狀態(tài)，即輸出邏輯“0”和輸出邏輯“1”，這兩個狀態(tài)都是低阻輸出。三態(tài)輸出門（Three-StateOutputGate，TS門）是在普通門電路的基礎(chǔ)上附加控制電路而構(gòu)成的，它的特點是多了一種高阻狀態(tài)。 三態(tài)門的基本用途是在數(shù)字電路系統(tǒng)中構(gòu)成總線，也就是采用圖2-2-30所示的連接方式。圖2-2-30TS門構(gòu)成總線結(jié)構(gòu)2.3其他類型的雙極型數(shù)字集成電路 在雙極型數(shù)字集成電路中，TTL電路只是其中的一種。從數(shù)字電路的發(fā)展來看，還有早期的二極管—三極管邏輯（Diode-TransistorLogic，DTL），現(xiàn)已被TTL電路取代；另一種高域值邏輯（HighThresholdLogic，HTL）電路目前也幾乎被CMOS電路所取代。2.3.1ECL電路的結(jié)構(gòu)與工 作原理1.電路的工作原理 電路在正常工作時電源電壓－UEE＝－5.2V，基準電壓UBB＝－1.15V，輸入信號的高電平UiH＝－0.75V，低電平UiL＝－1.55V。（1）輸入均為低電平 可見當輸入全為低電平時，Uc1是高電平0V，Uc2是低電平－0.83V。（2）輸入端中有一個是高電平（3）射極跟隨器的電平轉(zhuǎn)換 在電路給定的參數(shù)下，Uc1和Uc2高、低電平與輸入信號不一致，因而無法直接作為下一級門電路的輸入信號。引入VT5、VT6構(gòu)成的射極跟隨器后，使Y1、Y2輸出的高低電平都降低了一個發(fā)射結(jié)的壓降，與輸入信號的高低電平基本保持一致。2.ECL或/或非門的電壓傳輸特性 圖2-3-2所示是圖2-3-1ECL或/或非門的電壓傳輸特性曲線。圖2-3-2ECL或/或非門的電壓傳輸特性曲線3.ECL電路的主要特點 與TTL電路相比，ECL電路具有如下優(yōu)點： ①由于ECL門電路中的三極管導通時為非飽和狀態(tài)（由圖2-3-1所示的參數(shù)不難算出，VT1～VT3導通時Uc1b≈0V，VT4導通時Uc2b＝0.32V，導通時均未進入飽和狀態(tài)，根本上消除了飽和導通產(chǎn)生的電荷存儲效應），而且電路的電阻取值較小，邏輯高低電平變化幅度小，因而其工作速度是各種集成門電路中最高的，傳輸時間可縮短至0.1ns以內(nèi)。②同時具有或、或非兩個互補輸出，使用方便、靈活。③因為輸出端采用射極跟隨器，輸出阻抗低，帶負載能力強，扇出系數(shù)NO可達25～100。④由于設(shè)計時電路在開關(guān)工作狀態(tài)下的電源電流基本不變，所以電路內(nèi)部的開關(guān)噪聲很低。ECL電路的主要缺點也是很突出的：①噪聲容限低。邏輯高、低電平的擺幅只有0.8V，噪聲容限只有0.2V，故抗干擾能力差。②電路功耗大。由于電路中電阻值較小，并且三極管在導通時工作在非飽和狀態(tài)，每個門的平均功耗可達100mW以上，從電路工作情況來說，這將限制電路的集成度。因此，目前的ECL產(chǎn)品限于中、小規(guī)模集成電路中，主要用于高速、超高速數(shù)字系統(tǒng)中。③輸出電平的穩(wěn)定性較差。因為射極跟隨器輸出電平直接與三極管VT5、VT6的發(fā)射結(jié)壓降有關(guān)，所以輸出電平對電路參數(shù)和環(huán)境溫度的改變都比較敏感。2.3.2I2L電路1.I2L電路結(jié)構(gòu)和工作原理 I2L的基本單元由一個NPN多集電極三極管和一個PNP三極管構(gòu)成的電流源所組成的反相器，其電路結(jié)構(gòu)和等效電路如圖2-3-3所示。圖2-3-3I2L多輸出非門電路結(jié)構(gòu)和邏輯符號2.I2L電路的特點 I2L電路的主要優(yōu)點如下： ①電路簡單，沒有內(nèi)部電阻，所以在雙極型電路中集成度最高，可達500門/mm2以上，而TTL電路僅為20門/mm2。 ②功耗低，可在1V以下電源工作，工作電流可低至1nA，是雙極型數(shù)字集成電路中功耗最低的一種。I2L電路也存在如下的缺點：①輸出電壓幅度小，抗干擾能力差。②開關(guān)速度較慢，工作速度低。3．課程小結(jié)：通過本課程的學習，學生掌握半導體二極管和三極管的開關(guān)特性以及場效應管的開關(guān)特性。教學方式及教學方法：啟發(fā)式和案例教學作業(yè)及課外訓練：P86,1、3、5、7半導體二極管和三極管的特性比較多，學生易混淆。教案教學題目：（章、節(jié)）第二章邏輯門電路學時數(shù)4教學目的和要求：讓學生掌握TTL門電路、CMOS邏輯門電路分析方法。教學基本內(nèi)容：第4節(jié)TTL“與非”門電路(1)典型TTL“與非”門電路(2)TTL“與非”門的電壓傳輸特性(3)TTL“與非”門的主要參數(shù)(4)TTL門電路的改進(5)集電極開路TTL門（OC門）(6)三態(tài)TTL門（TS門）第5節(jié)CMOS邏輯門電路(1)CMOS反相器(2)CMOS“與非”門(3)CMOS“或非”門(4)CMOS傳輸門(5)CMOS三態(tài)門第6節(jié)雙極型其它類型門電路(1)高閥值邏輯門電路（HTL）(2)射極耦合邏輯門電路（ECL）(3)集成注入邏輯門電路（IIL）第7節(jié)正邏輯與負邏輯(1)正負邏輯的基本概念(2)門電路的兩種邏輯符號教學重點與難點：重點：集成電路的外部特性難點：集成電路的分析方法教學過程：1．課前復習：二極管、三極管及場效應管的開關(guān)特性。2．講授新課：2.4CMOS門電路2.4.1四種類型的MOS場效應管1.增強型MOS管 增強型NMOS管結(jié)構(gòu)如圖2-4-1所示。在P型半導體襯底（B）上，擴散兩個高摻雜濃度的N＋型區(qū)，形成MOS管的源極（S）和漏極（D）；在漏源極間硅片的表面再生成二氧化硅絕緣層。圖2-4-1增強型NMOS場效應管的結(jié)構(gòu)（1）N溝道耗盡型MOS管（2）P溝道耗盡型MOS管2.耗盡型MOS管 耗盡型MOS管的結(jié)構(gòu)形式與增強型MOS管相同，不同之處是在二氧化硅絕緣層中摻入了大量的帶電離子（結(jié)構(gòu)圖略），比如在耗盡型NMOS的二氧化硅絕緣層中摻入了大量的正離子。（1）N溝道耗盡型MOS管 采用P型襯底，導電溝道為N型，圖2-4-3（a）示出了它的電路符號。（2）P溝道耗盡型MOS管 圖2-4-3（b）是P溝道耗盡型MOS管的電路符號。圖2-4-3耗盡型MOS場效應管的電路符號2.4.2MOS管的開關(guān)特性1.MOS管的轉(zhuǎn)移特性和輸出特性 圖2-4-4（a）示出了增強型NMOS場效應管共源極接法的開關(guān)電路。由于柵極與漏極、源極被二氧化硅絕緣層隔離參考《模擬電子電路》相關(guān)章節(jié)。，可以認為柵極輸入電流等于零。圖2-4-4NMOS的基本開關(guān)電路和其特性曲線2.MOS管的開關(guān)特性 由圖2-4-4（a）MOS管開關(guān)電路可以看出，當ui≤UT時（ui=uGS），MOS管工作在截止區(qū)，只要漏極負載電阻RD遠遠小于MOS管的截止電阻RDSOFF，在輸出端就會輸出高電平UoH≈UDD，此時的漏源極間相當于一個斷開的開關(guān)。2.4.3CMOS反相器 CMOS邏輯門電路是目前應用較為普遍的邏輯電路，它同NMOS一樣，適宜制作大規(guī)模集成電路（如存儲器和微處理器等），下面先討論CMOS反相器，然后再介紹其他CMOS邏輯門電路。1.CMOS反相器的工作原理2.CMOS反相器電壓傳輸 特性和電流特性（1）電壓傳輸特性（2）輸入噪聲容限（3）輸入電流特性3.CMOS反相器的輸入端保護 由于MOS管的二氧化硅絕緣層很薄，存在較大的電容效應，極易被擊穿（耐壓約100V），所以必須采取保護措施。4.CMOS反相器的輸出特 性和負載能力（1）低電平輸出特性（2）高電平輸出特性5.CMOS反相器的功率損耗（1）靜態(tài)功耗PS（2）動態(tài)功耗PD6.CMOS反相器的傳輸延遲特性 雖然CMOS門電路的開關(guān)過程中，沒有電荷的積累和消散現(xiàn)象，但是由于集成電路內(nèi)部電阻、電容的存在，以及負載電容的影響，輸出電壓的變化仍然滯后于輸入電壓的變化，產(chǎn)生傳輸延遲時間。2.4.4其他類型的CMOS門電路1.CMOS與非門2.CMOS或非門3.帶緩沖級的CMOS門電路 上述CMOS門電路存在以下缺點：一是當輸入狀態(tài)不同時，其輸出電阻值是不相同的；二是輸出的高、低電平會受輸入端數(shù)目影響。4.漏極開路的CMOS門電路（簡稱OD門） 與TTL電路中的OC門一樣，CMOS門的輸出電路結(jié)構(gòu)也可以做成漏極開路的形式。5.CMOS傳輸門和雙向模擬開關(guān) CMOS傳輸門也如同反相器一樣，是構(gòu)成各種邏輯電路的一種基本單元電路。6.CMOS三態(tài)門電路 CMOS三態(tài)門的電路結(jié)構(gòu)大體上有三種形式。（1）串聯(lián)型三態(tài)門電路（2）門控制型三態(tài)門（3）模擬開關(guān)控制三態(tài)門主要的改進形式有兩種。一種是高速的CMOS電路，采用工藝改進模式，減小溝道的長度，縮小整個MOS管的尺寸，從而降低了寄生電容的數(shù)值，其平均傳輸延遲時間小于10ns。另一種是雙極型－CMOS電路（Bipolar－CMOS，Bi－CMOS）。這種電路的特點是實現(xiàn)邏輯功能部分采用CMOS結(jié)構(gòu)，而輸出級采用雙極型三極管。因此，它兼有CMOS電路的低功耗和雙極型電路低輸出內(nèi)阻的優(yōu)點。2.5NMOS集成電路1.NMOS反相器 電路全部采用NMOS管組成的集成電路稱為NMOS電路。首先介紹NMOS反相器，它也是組成NMOS集成電路的基本單元。2.E/E型NMOS或非門 將兩個VT1、VT2驅(qū)動管并聯(lián)在一起，VT3作為公共負載管，就可構(gòu)成兩輸入端的或非門電路，如圖2-5-2所示。圖2-5-2E/E型NMOS或非門電路3.E/E型NMOS與非門4.其他類型的E/E型NMOS門電路 用E/E型NMOS電路也可構(gòu)成與或非門、異或門、三態(tài)門等等。這里畫出了與或非門、異或門的電路結(jié)構(gòu)如圖2-5-5所示。圖2-5-5E/E型NMOS與或非門、異或門電路2.6TTL與CMOS、ECL電路的連接1.TTL與CMOS、ECL電路 連 接需要考慮的問題 數(shù)字系統(tǒng)連接時可定義前級為驅(qū)動電路，后級為負載電路，如圖2-6-1所示（用邏輯門表示）。圖2-6-1驅(qū)動門與負載門的連接2.用TTL電路驅(qū)動CMOS電路3.用CMOS電路驅(qū)動TTL電路4.TTL與ECL電路的連接 這兩種電路的電平是完全不匹配的，因此，必須有適當?shù)碾娖睫D(zhuǎn)換電路以實現(xiàn)它們之間電平的轉(zhuǎn)換。5.TTL與CMOS電路的接口（1）TTL/CMOS電平轉(zhuǎn)換接口電路（2）CMOS/TTL電流轉(zhuǎn)換的接口電路6.各種系列門電路的性能比較7.CMOS電路使用時的注意事項 （1）焊接芯片時應注意將電烙鐵的外殼接地。 （2）拔出或插入器件時，應關(guān)閉所有電源。 （3）不用的輸入端應根據(jù)邏輯要求或接電源UDD（與非門），或接地（或非門），或與其他輸入端相連。（4）輸出級所接電容負載不能大于500pF，否則將因輸出級動態(tài)功率過大而損壞電路。（5）由于基本的CMOS電路有互補輸出的特點，所以其輸出端不能并接。3．課程小結(jié)：三態(tài)門電路廣泛應用于數(shù)據(jù)總線上實現(xiàn)多路信號在總線上分時傳送。教學方式及教學方法：教學方式：多媒體教學方法：啟發(fā)式教學作業(yè)及課外訓練：P87,8、10、12、13教案教學題目：（章、節(jié)）第三章組合邏輯電路學時數(shù)4教學目的和要求：讓學生掌握組合邏輯電路的分析和設(shè)計方法。教學基本內(nèi)容：第1節(jié)概述第2節(jié)組合邏輯電路的分析與設(shè)計(1)組合邏輯電路的一般分析方法(2)組合邏輯電路設(shè)計的基本思想(3)組合邏輯電路的一般設(shè)計方法(4)組合邏輯電路設(shè)計舉例教學重點與難點：重點：組合邏輯電路的分析方法。難點：組合邏輯電路的設(shè)計方法。教學過程：1．課前復習：TTL門電路及MOS門電路的原理分析方法2．講授新課：3.1組合邏輯電路概述3.2SSI構(gòu)成的組合邏輯電路的分析和設(shè)計3.3常用的中規(guī)模組合邏輯電路的分析3.4用MSI設(shè)計組合邏輯電路3.5組合邏輯電路中的競爭—冒險3.1組合邏輯電路概述在數(shù)字系統(tǒng)中，按照結(jié)構(gòu)和邏輯功能的不同將數(shù)字邏輯電路分為兩大類，一類稱作組合邏輯電路，另一類稱作時序邏輯電路。組合邏輯電路在電路結(jié)構(gòu)上的特點是：①單純由各類邏輯門組成，邏輯電路中不含存儲元件；②邏輯電路的輸入和輸出之間沒有反饋通路。3.2SSI構(gòu)成的組合邏輯電路的分析和設(shè)計3.2.1組合邏輯電路的分析1.組合邏輯電路的分析步驟 對于任何一個組合邏輯電路，分析的基本步驟如下：（1）由給定的邏輯電路逐級寫出各個輸出端的邏輯表達式，最后得到表示輸出與輸入關(guān)系的邏輯表達式；（2）化簡和變換邏輯表達式為最小項表達式；（3）根據(jù)最小項表達式，列出真值表； （4）由真值表分析其執(zhí)行的邏輯功能； （5）評價原設(shè)計電路，改進設(shè)計，尋找最佳設(shè)計方案。2.組合邏輯電路的分析舉例3.2.2組合邏輯電路的設(shè)計1.組合邏輯電路的基本設(shè)計方法 組合邏輯電路的設(shè)計，就是根據(jù)給定的設(shè)計要求，設(shè)計出最佳（或最簡）的組合電路。以SSI邏輯門作為電路基本單元的設(shè)計，其最佳的含義是，所用門的數(shù)目要最少，而且各門輸入端的數(shù)目和電路的級數(shù)也要最少。組合邏輯電路的設(shè)計方法，一般可按如下步驟進行。①對給出的邏輯設(shè)計問題，進行邏輯抽象。即從邏輯的角度來描述設(shè)計問題的因果關(guān)系，再根據(jù)因果關(guān)系確定輸入變量和輸出變量，依據(jù)變量的狀態(tài)進行邏輯賦值，確定哪種狀態(tài)用邏輯“0”表示，哪種狀態(tài)用邏輯“1”表示。②根據(jù)設(shè)計問題的邏輯抽象，列出邏輯真值表。③根據(jù)真值表，寫出設(shè)計問題的邏輯函數(shù)表達式。④用SSI邏輯門實現(xiàn)組合邏輯設(shè)計時，化簡邏輯函數(shù)表達式，得到最簡的邏輯函數(shù)表達式；用MSI集成組件實現(xiàn)組合邏輯設(shè)計時，應該把邏輯函數(shù)表達式變換成與所用器件的邏輯函數(shù)式相同或類似的適當形式。 ⑤按最簡或適當形式的邏輯函數(shù)表達式畫出邏輯電路圖。2.用SSI設(shè)計組合邏輯電路3．課程小結(jié)：應用實例講解組合邏輯電路的分析和設(shè)計方法。教學方式及教學方法：教學方式：多媒體教學方法：啟發(fā)式教學作業(yè)及課外訓練：P139,1、3、5教案教學題目：（章、節(jié)）第三章組合邏輯電路學時數(shù)4教學目的和要求：讓學生了解,掌握中規(guī)模集成電路的分析和設(shè)計方法。教學基本內(nèi)容：第3節(jié)常用MSI組合邏輯電路(1)編碼器(2)譯碼器(3)數(shù)據(jù)選擇與分配器(4)數(shù)字比較器(5)加法器第4節(jié)MSI組合邏輯器件的應用舉例(1)數(shù)據(jù)選擇器的應用舉例(2)譯碼器的應用舉例(3)加法器的應用舉例教學重點與難點：1.重點：MSI組合邏輯電路的分析難點：MSI組合邏輯電路的設(shè)計教學過程：1．課前復習：小規(guī)模集成電路的分析和設(shè)計步驟2．講授新課：3.3常用的中規(guī)模組合邏輯電路的分析3.3.1編碼器 將二進制碼按一定的規(guī)律進行編排，使每一組代碼具有一定的含義（比如代表某個數(shù)或符號），這一過程稱為編碼。實現(xiàn)編碼的邏輯電路稱為編碼器。1.二—十進制編碼器 二—十進制編碼器的邏輯功能是將十進制的十個數(shù)字（0～9）分別編成四位BCD碼。2.二進制編碼器 二進制編碼器的邏輯功能是將2n個輸入信號，編成n位二進制代碼輸出。3.優(yōu)先編碼器 上述兩種編碼器，在任一時刻，只允許在一個輸入端加入有效電平，當兩個以上輸入端加入有效電平時，編碼器的輸出狀態(tài)將是混亂的。3.3.2譯碼器 譯碼是編碼的逆過程，它的邏輯功能是將每一組代碼的含義“翻譯”出來，即將每一組代碼譯為一個特定的輸出信號表示它原來所代表的信息。能完成譯碼功能的邏輯電路稱為譯碼器。1.二進制譯碼器 二進制譯碼器的原理圖如圖3-3-6所示。圖3-3-6二進制譯碼器原理框圖2.二—十進制譯碼器 二—十進制譯碼器的邏輯功能是將四位BCD碼的十組代碼翻譯成十組高、低電平輸出信號，代表十進制數(shù)碼。3.顯示譯碼驅(qū)動器 在數(shù)字系統(tǒng)中，常常需要將某些數(shù)字或運算的結(jié)果顯示出來。數(shù)字顯示電路通常由譯碼器、驅(qū)動器和顯示器三部分組成。3.3.3數(shù)據(jù)分配器和數(shù)據(jù)選擇器1.數(shù)據(jù)分配器 在數(shù)據(jù)傳輸過程中，完成將一路輸入數(shù)據(jù)分配到多路輸出端的電路稱為數(shù)據(jù)分配器。它是一種單路輸入，多路輸出的邏輯器件，從哪一路輸出由當時的地址控制端決定。2.數(shù)據(jù)選擇器 在數(shù)據(jù)傳輸過程中，經(jīng)常遇到需要把其中的某一路信號挑選出來。能完成這一功能的邏輯部件，稱為數(shù)據(jù)選擇器（或多路開關(guān)）。它是一種多路輸入，單路輸出的邏輯器件，從哪一路輸入由當時的地址控制端決定。（1）雙四選一數(shù)據(jù)選擇器 圖3-3-15示出了雙四選一數(shù)據(jù)選擇器74LS153的邏輯電路圖和邏輯符號圖，其中包含兩個完全相同的四選一數(shù)據(jù)選擇器。74LS153的邏輯電路圖及邏輯符號圖（2）八選一數(shù)據(jù)選擇器 八選一數(shù)據(jù)選擇器74LS151的邏輯電路圖和邏輯符號圖如圖3-3-17所示。圖3-3-1774LS151的邏輯電路圖及邏輯符號圖3.3.4數(shù)值比較 器 在數(shù)字和計算機系統(tǒng)中，經(jīng)常需要比較兩個數(shù)的大小。能執(zhí)行兩數(shù)比較功能的數(shù)字邏輯電路，稱為數(shù)值比較器。用來比較的兩個數(shù)可以是二進制數(shù)，也可以是其他進制數(shù)。下面以二進制數(shù)為例，討論數(shù)值比較器的構(gòu)成和工作原理。1.一位數(shù)值比較器 A和B均為1位二進制數(shù)，進行數(shù)值比較，比較結(jié)果只能有3種情況： ①A>B，應使比較器的輸出Y(A>B)=1; ②A=B，應使比較器的輸出Y(A=B)=1; ③A<B，應使比較器的輸出Y(A<B)=1。2.多位數(shù)值比較器3.3.5算術(shù)運算電路 算術(shù)運算電路是數(shù)字計算機系統(tǒng)中不可缺少的組成單元，應用十分廣泛。在數(shù)字計算機中，加、減、乘、除運算都可以通過加法運算實現(xiàn)，因此加法器是最基本的算術(shù)運算單元。1.一位加法器（1）半加器 半加，是指只考慮本位兩個一